Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
  • 我要求购
  • 我要出售
官方微信客服

官方微信客服
官方微信客服

官方微信客服
最新专利技术
  • 一种屏蔽栅沟槽MOSFET器件及其制备方法
    一种屏蔽栅沟槽MOSFET器件及其制备方法_江苏慧易芯科技有限公司_202511973456.0
    本发明涉及一种屏蔽栅沟槽MOSFET器件及其制备方法，所述器件包括外延层和形成于外延层内部上端的沟槽，所述沟槽的内部形成上下绝缘隔离的第三多晶硅和第二多晶硅，分别作为栅极和屏蔽栅；所述第二多晶硅包括上段和下段，上段与外延层之间设置第一绝缘层...
    2026-04-08
  • 半导体装置及存储装置
    半导体装置及存储装置_株式会社半导体能源研究所_202511971242.X
    提供一种半导体装置及存储装置。该半导体装置包括配置于衬底上的第一导电体、以与第一导电体的顶面接触的方式配置的氧化物、配置于氧化物上的第二导电体、第三导电体及第四导电体、配置于第二导电体至第四导电体上且形成有第一开口及第二开口的第一绝缘体、配...
    2026-04-08
  • JFET器件
    JFET器件_上海鼎阳通半导体科技有限公司_202511941266.0
    本发明公开了一种JFET器件，包括：在第一半导体材料组成的第一外延层中形成有栅极沟槽。JFET栅极区由形成于栅极沟槽内侧表面处的离子注入区组成。由JFET栅极区之间的第一外延层组成JFET沟道区。在JFET沟道区的表面区域中形成JFET源区...
    2026-04-08
  • 一种半导体器件及其制备方法
    一种半导体器件及其制备方法_芯联集成电路制造股份有限公司_202511994715.8
    本申请提供一种半导体器件及其制备方法，包括：提供衬底，在衬底上形成第一外延层；在第一外延层上形成图案化的硬掩模层，硬掩模层中形成有露出第一外延层的表面的第一开口；以硬掩模层为掩膜，对第一外延层进行第一离子注入，以在第一外延层中形成沟道区，第...
    2026-04-08
  • 半导体装置及制造半导体装置的方法
    半导体装置及制造半导体装置的方法_汉磊科技股份有限公司_202411307665.7
    本发明提供一种半导体装置及制造半导体装置的方法。其中，半导体装置包括碳化硅磊晶层，其包括：p型阱区；接面场效区，其与该p型阱区相邻；重掺杂n型区，其在该p型阱区的表面上；以及重掺杂p型区，其在该重掺杂n型区之下且在该p型阱区内。该半导体装置...
    2026-04-08
  • 半导体装置
    半导体装置_株式会社东芝_202411878678.X
    本发明的实施方式通常涉及半导体装置。实施方式的半导体装置具有元件区域和将元件区域包围的末端区域。元件区域包含第一导电型的碳化硅区域、具有多个第二导电型的碳化硅区域的碳化硅层和栅极电极。末端区域包含碳化硅层，该碳化硅层具有第一导电型的碳化硅区...
    2026-04-08
  • 半导体装置
    半导体装置_株式会社东芝_202411878687.9
    本发明的实施方式通常来说涉及半导体装置。实施方式的半导体装置具有第一元件区域、第二元件区域和处于第一元件区域与第二元件区域之间的中间区域。中间区域的碳化硅层包含有：在第一方向上延伸，在与第一方向垂直的第二方向上以第一周期重复配置的碳化硅区域...
    2026-04-08
  • 半导体装置
    半导体装置_株式会社东芝_202411878726.5
    本发明涉及的半导体装置具备：碳化硅层，包含第一导电型的第一碳化硅区域、沿第一方向延伸的第一碳化硅区域之上的第二导电型的第二碳化硅区域、沿第一方向延伸的第一碳化硅区域之上的第二导电型的第三碳化硅区域、第二碳化硅区域之上的第一导电型的第五碳化硅...
    2026-04-08
  • 包括缓冲层的碳化硅半导体器件以及制造方法
    包括缓冲层的碳化硅半导体器件以及制造方法_英飞凌科技股份有限公司_202511198462.3
    包括缓冲层的碳化硅半导体器件以及制造方法。提出了碳化硅SiC半导体器件(100)。SiC半导体器件(100)包括第一导电类型的缓冲层(102)。SiC半导体器件(100)进一步包括沿着垂直方向(y)被布置在缓冲层(102)上的第一导电类型的...
    2026-04-08
  • 半导体器件及其制造方法
    半导体器件及其制造方法_瑞萨电子株式会社_202511334895.7
    本公开的各实施例涉及半导体器件及其制造方法。一种半导体衬底，包括：p型衬底区域、p型衬底区域上的n型掩埋层以及n型掩埋层上的p型半导体层。DTI区域形成在穿透p型半导体层和n型掩埋层以到达p型衬底区域的沟槽中。多个扇形凹口形成在沟槽的侧表面...
    2026-04-08
  • 基板堆叠结构及其成型方法、电子设备
    基板堆叠结构及其成型方法、电子设备_华为技术有限公司_202411332552.2
    本申请涉及电子设备技术领域，公开了一种基板堆叠结构及其成型方法、电子设备。该基板堆叠结构包括层叠的多个基板和第一导通结构。其中，多个基板中的第一基板埋嵌有第一器件，多个基板中的第二基板埋嵌有第二器件。第一基板上设有与第一器件电连接的第一走线...
    2026-04-08
  • 存储器子系统及包括该存储器子系统的服务器系统
    存储器子系统及包括该存储器子系统的服务器系统_爱思开海力士有限公司_202511353910.2
    存储器子系统可以包括I/O裸片、主机设备和堆叠式存储器结构。I/O裸片可以包括第一表面和第二表面。主机设备可以堆叠在I/O裸片的第一表面上以至少部分地与之键合。堆叠式存储器结构可以堆叠在I/O裸片的第一表面上以至少部分地与之键合。I/O裸片...
    2026-04-08
  • 一种沟槽栅RC-IGBT器件和制造方法
    一种沟槽栅RC-IGBT器件和制造方法_珠海零边界集成电路有限公司_202511712090.1
    本发明公开了一种沟槽栅RC‑IGBT器件和制造方法，在第二区域中也就是FRD区域中，肖特基金属与下方的N型衬底接触形成肖特基二极管，有利于降低FRD的正向导通压降，并且，P+区作为欧姆接触区，基于P型阱区、N型衬底和背面N+区形成PIN二极...
    2026-04-08
  • 半导体场效应晶体管器件及其制备方法
    半导体场效应晶体管器件及其制备方法_珠海零边界集成电路有限公司_202511712109.2
    本申请公开了一种半导体场效应晶体管器件及其制备方法，属于功率半导体技术领域。半导体场效应晶体管器件包括N型衬底，第一N型漂移区，P型漂移区，第一P型体区，氧化介质层，栅极，第一N型源极，P型源极，第二N型漂移区，第二P型体区，第二N型源极，...
    2026-04-08
  • 一种新型异质集成氧化镓晶体管及制造方法
    一种新型异质集成氧化镓晶体管及制造方法_电子科技大学_202511885998.2
    本发明属于功率半导体技术领域，具体涉及一种新型异质集成氧化镓晶体管及制造方法。本发明的器件正向导通时，异质半导体P型沟道层反型成电子导电沟道，且异质半导体P型沟道经肖特基阳极金属与源极进行短接，抑制晶体管体效应；阻断状态时，异质半导体P型沟...
    2026-04-08
  • 用于形成源极/漏极接触件的方法
    用于形成源极/漏极接触件的方法_IMEC非营利协会_202511372126.6
    本发明提供一种用于形成源极/漏极接触件的方法，包括：在基板顶上提供至少一个鳍部，该至少一个鳍部包括至少第一组沟道层并且被布置在延伸到基板中的第一和第二浅沟槽隔离STI区域之间；从基板的正面：在该基板中形成邻近该至少一个鳍部的腔体，在该腔体中...
    2026-04-08
  • 半导体装置及其制造方法
    半导体装置及其制造方法_台湾积体电路制造股份有限公司_202511749356.X
    一种半导体装置及其制造方法，方法包括在半导体基板上沉积多层堆叠，其中半导体基板的顶表面平行于(110)晶面；蚀刻多层堆叠及半导体基板以形成鳍片；在鳍片中邻近虚设栅极形成第一凹槽，其中鳍片中的第一凹槽的底表面与(110)晶面共面；及在第一凹槽...
    2026-04-08
  • 半导体器件及其制备方法
    半导体器件及其制备方法_合肥晶合集成电路股份有限公司_202610226083.9
    本发明涉及半导体技术领域，特别是涉及一种半导体器件及其制备方法。本发明之半导体器件的制备方法包括以下步骤：提供衬底，所述衬底上形成有栅叠层；于栅叠层外侧形成第一侧墙及第二侧墙，所述第一侧墙的顶面高度低于所述栅叠层和第二侧墙的顶面高度，形成位...
    2026-04-08
  • 场效应晶体管
    场效应晶体管_深圳尚阳通科技股份有限公司_202511909373.5
    本发明公开了一种场效应晶体管，第一JFET和第二MOSFET分别形成于禁带宽度不同的第一和第二外延层中。第一JFET的第一栅极区包括多个平行排列的第一埋层，各第一埋层之间为第一沟道区。第一源区和漏区分别形成第一外延层的顶部表面和背面。在各第...
    2026-04-08
  • 集成全环栅(GAA)/FinFET晶体管设备
    集成全环栅(GAA)/FinFET晶体管设备_英特尔公司_202511181880.1
    在本公开内容的实施例中，集成晶体管设备包括位于同一衬底上的全环栅(GAA)晶体管和FinFET晶体管设备。FinFET晶体管包括位于FinFET晶体管的沟道和衬底之间的电介质区域。
    2026-04-08
首页 上一页 9 下一页
技术分类

专利交易买卖与高校科技成果转化平台

主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务

Copyright ©龙图腾网 版权所有  营业执照  | 皖ICP备12007331号-2 lotut.com 皖公网安备 34010402703815号 中华人民共和国增值电信业务经营许可证