Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请提供一种半导体器件和半导体器件的制造方法。该半导体器件包括:半导体衬底、源极、漏极和栅极;半导体衬底中设有与源极对应的源区和与漏极对应的漏区,源区和漏区之间设有沟道区;栅极设置在沟道区之上;沟道区与栅极的连接位置中设有阶梯功函数层,阶...
  • 本申请公开了一种半导体器件以及半导体器件制造方法。该半导体器件包括:半导体衬底、漏极、源极和栅极;栅极中包含至少一层多晶硅;半导体衬底中设有与源极对应的源区和与漏极对应的漏区,源区和漏区之间设有沟道区;栅极设置在沟道区之上;栅极与沟道区的连...
  • 本发明公开一种半导体结构及其制造方法。所述半导体结构包括衬底、第一隔离结构、第二隔离结构、第一栅极、第二栅极、第三栅极、第一栅绝缘层、第二栅绝缘层、第三栅绝缘层、漂移区及源极/漏极区。衬底具有第一区、第二区与第三区。第一区中的衬底包括多个鳍...
  • 本发明涉及一种削弱FinFET拐角效应的阶梯状FinFET及其制备方法,属于半导体技术领域。该削弱FinFET拐角效应的阶梯状FinFET包括衬底,所述衬底的底部设置有底部宽、向上逐渐变窄的多级阶梯状结构的鳍片;多级阶梯状结构的鳍片的每级阶...
  • 本申请涉及一种应用High K介质改善垂直型金刚石MOSFET击穿电压的结构及其制备方法,包括金刚石衬底、外延层、沟槽、金刚石再生层、源电极、钝化层、栅电极、High K介质层及漏电极,其中在沟道表面引入High K介质层,利用其高介电常数...
  • 本申请提供了一种氮化镓双向器件,包括外延结构、两个漏极、栅极、第一钝化单元、第二钝化单元和场板,第一钝化单元包括覆盖在栅极上方的第一钝化平板部和覆盖在栅极和漏极之间的第二钝化平板部;第二钝化单元形成在第二钝化平板部上;场板包括金属场板层和欧...
  • 本发明公开一种晶体管结构,包括基底、栅极结构、第一漂移区、第二漂移区、第一掺杂区、第二掺杂区、第一隔离结构与第一掺杂半导体层。栅极结构位于基底上。第一漂移区与第二漂移区位于栅极结构两侧的基底中。第一掺杂区位于第一漂移区中。第二掺杂区位于第二...
  • 本申请涉及半导体技术领域,具体提供一种半导体结构及其制备方法,旨在解决现有技术中场板末端纵向电场极大影响器件击穿电压上限值的技术问题。为此目的,本申请的半导体结构包括:半导体基板;位于半导体基板中的阱区;位于阱区中的体区和漂移区;位于体区中...
  • 本发明实施例提供了一种SiC超结LDMOS器件、制造方法和芯片,器件包括P型衬底;N型外延层,位于P型衬底的表面;N型区,位于N型外延层内;P型区,横向间隔排列于N型区内,使得N型区被分割为多个横向间隔排列的N型区;P型区与N型区形成超结结...
  • 一种半导体结构及其形成方法,结构包括:衬底;漂移区,位于衬底中,且漂移区中掺杂有第一型离子;体区,位于衬底中且与漂移区相邻接,且体区中掺杂有第二型离子,第一型离子与第二型离子的离子类型不同;沟道栅极部,位于部分体区的顶部以及延伸覆盖部分漂移...
  • 一种半导体装置包含基板、漂移区、阱区、第一屏蔽区、接面场效应晶体管区、源极区以及栅极结构。漂移区位于基板内。阱区位于漂移区内。第一屏蔽区位于漂移区内,其中第一屏蔽区的底面低于阱区的底面且第一屏蔽区的载子浓度高于阱区的载子浓度。接面场效应晶体...
  • 本发明抑制半导体层内所存在的堆垛层错的扩张。半导体装置具备:第一导电型的第一半导体层,具有第一面和在第一方向上与第一面对置的第二面,且包含复合中心;和与第二面邻接且与第一导电型相反的第二导电型的第二半导体层。在第一面与第二面之间且远离第一面...
  • 一种金属氧化物半导体MOS场效应晶体管FET MOSFET,所述金属氧化物半导体MOS场效应晶体管FET MOSFET包括半导体主体和异质沟槽,所述半导体主体具有第一主要表面,所述异质沟槽在所述半导体主体中从所述第一主要表面延伸到所述半导体...
  • 本发明涉及半导体器件制造技术领域,尤其是涉及一种抗单粒子栅穿的3C/4H‑SiC异质结隧穿场效应晶体管器件及其制造,包括自下而上依次设置的漏极金属、4H‑SiC衬底、第一4H‑SiC外延层、第二4H‑SiC外延层、分裂栅极结构和源极金属,第...
  • 本发明公开了一种沟槽分离栅场效应晶体管,包括:多级阶梯沟槽结构。第一级沟槽结构包括:形成于栅极沟槽侧面的栅介质层、底部表面的第一介质层和填充的栅极导电材料层。第二级沟槽结构包括多个源极沟槽和形成于源极沟槽中的源介质层和源极导电材料层。各源极...
  • 一种高电阻场板屏蔽栅沟槽型场效应管器件及制造方法,本发明属于功率半导体器件,包括:位于底部的漏极金属层;位于漏极金属层之上的N+衬底层;位于N+衬底层之上的N型外延层;位于器件上表面的P掺杂体区和N+掺杂源区;N+掺杂源区与位于器件上表面的...
  • 本发明涉及MOSFET器件,具体涉及一种分离栅沟槽MOSFET器件及其制备方法。该MOSFET器件包括外延层;外延层的上表面设置有有源区沟槽和终端区沟槽;在有源区沟槽内设置有第一源栅结构和第二源栅结构;并在第一源栅结构和第二源栅结构与沟槽之...
  • 本申请公开了一种薄膜晶体管、薄膜晶体管的制备方法及显示面板,涉及显示技术领域,所述薄膜晶体管包括基底、栅极金属层、栅极绝缘层、半导体层、源极和漏极,所述栅极金属层设置在所述基底上,所述绝缘层设置在所述栅极金属层上,所述半导体层设置在所述绝缘...
  • 本申请提供一种半导体器件和半导体器件的制造方法。半导体器件包括:半导体衬底,半导体衬底包括相对设置的第一表面和第二表面,半导体衬底设置有从第一表面延伸至半导体衬底中的沟道区、源区和漏区,源区和漏区分别设置在沟道区的两侧;源极,源极设置在源区...
  • 本申请涉及半导体结构、半导体结构的形成方法、存储器和电子装置,该半导体结构包括:衬底,位于衬底上的隧穿氧化层,位于隧穿氧化层上的第一结构,第一结构包括位于隧穿氧化层上的浮栅,位于浮栅上的介质层,位于介质层上的控制栅,浮栅朝向介质层的一侧包括...
技术分类