Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 公开了具有沟槽栅极结构的碳化硅器件以及制造方法。碳化硅器件(500)包括具有沟槽栅极结构(150)的碳化硅本体(100),该沟槽栅极结构(150)从第一表面(101)延伸到碳化硅本体(100)中。本体区(120)与沟槽栅极结构(150)的有...
  • 本发明提供一种半导体器件制造方法及半导体器件,该制造方法包括:提供衬底,在衬底上依次生长N‑1层外延层,并对每层外延层注入柱区杂质;在形成N‑1层外延层过程中,对已形成的外延层进行辐照或扩铂处理;对第N‑1层外延层进行高温推结,形成超结柱区...
  • 本发明提供一种半导体器件制造方法,该制造方法包括:提供衬底,在衬底的正面形成至少一层外延层,在最外层外延层中形成深沟槽结构过程中,对靠近衬底的外延层进行辐照或扩铂预处理,得到具有深沟槽结构的目标外延层;填充目标外延层中的深沟槽结构,在目标外...
  • 本发明公开了一种宽温域深N阱SiC LDMOS器件及其制备方法,涉及半导体器件技术领域,该制备方法首先在SiC衬底上生长外延层,随后通过多次选择性离子注入工艺在外延层内形成包含深N阱结构的漂移层、沟道区、体极区、源漏区及顶层掺杂区的关键掺杂...
  • 本发明提供一种优化超级结产品耐压能力的方法,该方法包括:提供具有元胞区和终端区的半导体衬底,所述元胞区中形成有交替的P型柱和N型漂移区;在所述终端区域内注入P型杂质。通过在终端区进行补偿性掺杂,可调整终端区的电荷平衡,使其最佳电荷匹配条件向...
  • 本发明提供一种基于离子注入还原的氧化镓MOSFET及制备方法,涉及氧化镓器件技术领域。该方法包括:在重掺杂n型氧化镓衬底上表面,外延生长轻掺杂n型外延层;制备漏电极;在n型外延层上表面、预设沟道区域两侧,进行p型离子注入形成注入区;在还原性...
  • 本申请提供外延结构的制备方法、外延结构和半导体器件,该制备方法,包括:将衬底的一面置于石墨盘上,在所述衬底的另一面上依次制备形成了成核层、缓冲层、高阻层、沟道层、插入层和势垒层;所述石墨盘的表面设有凸面和凹面,所述凹面设于所述石墨盘的中间区...
  • 在实施例中,示例性方法包括接收结构,结构包括:鳍形有源区域,从衬底突出并且包括沟道区域和源极/漏极区域;以及伪栅极堆叠件,位于沟道区域上方。方法也包括:使源极/漏极区域凹进以形成源极/漏极沟槽;在衬底上方和源极/漏极沟槽中形成介电层;在源极...
  • 本公开涉及半导体技术领域,尤其涉及一种半导体结构及其制造方法,方法包括:提供衬底结构,衬底结构包括:衬底,鳍片,位于鳍片两侧的隔离区,隔离区的上表面低于鳍片的上表面,以及横跨鳍片且位于隔离区上的伪栅,鳍片具有位于伪栅一侧的第一凹槽,第一凹槽...
  • 本发明适用于电力电子元器件技术领域,提供了一种特高压晶闸管短基区精细化分区设计及实施方法,将晶闸管短基区沿径向划分为五个功能区域:中心门极区;辅助阴极区;辅助阴极延伸区;阴极区;结终端区;对各区域独立设计P型杂质纵向深度及横向浓度分布,以协...
  • 本发明题为“集成多设备芯片和封装”。公开了一种保护设备,该保护设备可包括半导体衬底和形成在该半导体衬底内的晶闸管型设备,其中晶闸管设备从半导体衬底的第一主表面延伸到半导体衬底的第二主表面。该保护设备可包括形成在半导体衬底内的第一PN二极管;...
  • 本发明公开了一种沟槽栅半导体器件,沟槽栅的栅极导电材料层分成叠加在一起的主体部分和上凸部分,上凸部分的顶部表面为CMP研磨面且位于栅极沟槽的顶部表面之上。在半导体衬底中还形成有体区和漂移区;栅极沟槽纵向穿过体区。形成于体区的表面区域中的源区...
  • 本发明提供了一种氧化镓IGBT器件及其制造方法,涉及半导体技术领域,包括依次叠层设置的重掺杂P型衬底、N型氧化镓缓冲层、N型氧化镓漂移区、P型层、N型载流子存储层、P型阱区和掺杂接触区;掺杂接触区包括重掺杂N型区和重掺杂P型区;P型层、N型...
  • 本发明提供一种晶体管装置,包括一汲极层、一主体层、一源极N区、至少一沟槽及一掺杂区。汲极层具有第一导电类型,主体层设置在汲极层上方,且具有与第一导电类型相反的第二导电类型;源极N区设置在主体层内,且具有第一导电类型;沟槽穿过源极N区、主体层...
  • 一种半导体器件及其形成方法,其中方法包括:提供衬底;在所述衬底上形成牺牲层;形成第一开口,所述第一开口贯穿所述牺牲层和且位于部分厚度的所述衬底内;在所述第一开口内形成集电区;在所述集电区上的第一开口内形成基区;在基区上形成发射区;去除所述牺...
  • 一种半导体装置,包含第一导电类型的第一井区设置于基底内,第二导电类型的第一掺杂区设置于第一井区内,第一掺杂区包含侧向分离的第一部分和第二部分。第一导电类型的第二掺杂区设置于第一部分和第二部分之间,且不接触第一部分和第二部分。第一导电类型的第...
  • 本申请提供一种堆叠电容及其制备方法、半导体器件。制备方法包括:在基层介电层上形成主体层;形成主体层的步骤包括:形成电容主体;电容主体的各导电层呈平直状;形成通槽,通槽在第一方向上及第二方向上分别贯穿电容主体,将电容主体分割为两个功能区;各功...
  • 本发明提供了一种半导体器件及其制造方法,所述半导体器件的制造方法包括:提供基底结构,所述基底结构包括衬底以及依次位于所述衬底第一表面的第一介质层和第二介质层,所述基底结构中形成有深沟槽电容以及与所述深沟槽电容连接的接触孔结构,所述接触孔结构...
  • 本发明提供了一种半导体器件及其制造方法,在半导体衬底中形成深沟槽电容之前,先形成金属硅化物层,并且金属硅化物层和深沟槽电容之间形成有第一间隔介质层,并通过第一连接结构电连接所述金属硅化物层和所述深沟槽电容的上极板,通过第二连接结构电连接所述...
  • 本申请涉及一种电容器及其制备方法,该制备方法包括:半导体衬底,半导体衬底包括相背离的顶面和背面;在半导体衬底内形成沟槽,沟槽贯穿半导体衬底的顶面;在沟槽内形成支撑柱,支撑柱的尺寸小于沟槽的尺寸,且支撑柱的顶面至少与半导体衬底的顶面齐平;在沟...
技术分类