Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开一种HEMT器件及其制备方法,HEMT器件包括势垒层,依次设置在势垒层上的第一帽层、第一插入层,第二帽层、栅极,所述第一帽层、第二帽层均为p‑GaN。本发明在第一p‑GaN和第二p‑GaN层之间引入插入层,结合刻蚀工艺,形成栅极时...
  • 本发明公开了一种PHEMT器件,其包括:GaAs衬底;AlGaAs下势垒层,设置于GaAs衬底上;InGaAs沟道层,层叠于AlGaAs下势垒层上;钙钛矿增强层,层叠于InGaAs沟道层上;AlGaAs上势垒层,层叠于钙钛矿增强层上;GaA...
  • 本发明公开了一种平面器件,形成于半导体衬底上,半导体衬底的顶部表面上依次形成有材料不同的第一和第二半导体外延层;在平面器件的形成区域中,第一和第二半导体外延层具有图形化结构,包括:源漏形成区域中的第一和第二半导体外延层都被去除并形成有第一沟...
  • 本发明公开了一种自适应接触电阻补偿的MoS22场效应晶体管结构,涉及MoS22场效应晶体管技术领域。本发明补偿电极在反馈控制电路的精确调控下,施加优化的偏置电压,结合超薄界面修饰层对MoS22通道层能带结构的有效调制,可降低源极和漏极与Mo...
  • 本申请涉及一种屏蔽栅沟槽型功率MOSFET结构及其制备方法,属于功率半导体技术领域。该结构自下而上包括漏极区、N型衬底和N‑型漂移区。沟槽从上表面向下延伸至漂移区,其内上部设有控制栅极,侧壁设有栅氧化层;下部设有与源极连接的屏蔽栅。屏蔽栅与...
  • 本发明提供了一种半导体器件结构及其制备方法,涉及半导体技术领域,包括衬底、底部掺杂区、漂移区、第一掺杂区和第二掺杂区,漂移区邻接于底部掺杂区上方;第一掺杂区位于底部掺杂区及漂移区的一侧,并与漂移区和底部掺杂区接触,第一掺杂区的顶部形成有第一...
  • 本发明提供了一种半导体器件结构及其制备方法,涉及半导体技术领域,该半导体器件结构包括衬底、底部掺杂区、漂移区、第一掺杂区和多个相互独立的第二掺杂区,底部掺杂区位于衬底内;漂移区邻接于底部掺杂区上方;第一掺杂区与漂移区和底部掺杂区接触,第一掺...
  • 本发明实施例涉及一种碳化硅MOSFET及其制备方法以及功率器件,其中碳化硅MOSFET包括:N型衬底层;N型外延层,形成于N型衬底层的正面上;漏极层,形成于N型衬底层的背面上;第一P型阱区和第二P型阱区,均形成于N型外延层上,且分别位于N型...
  • 本发明公开一种半导体元件及其制作方法,其中半导体元件包含一基底、一栅极结构、一漏极区以及一源极区。基底包含一第一阶梯结构,其中第一阶梯结构包含一第一阶部、一连接部以及一第二阶部沿着一方向依序设置,且第二阶部高于第一阶部。栅极结构设置于连接部...
  • 本发明提供一种射频横向扩散金属氧化物半导体晶体管及其制造方法。该晶体管包括:半导体衬底、设置在衬底上的栅极结构、源极区和漏极区;多晶硅插塞,设置在漏极区上方并与其电连接;金属硅化物层,设置在多晶硅插塞的顶部;以及导电接触件,与金属硅化物层电...
  • MOS晶体管具有配置在沟槽内的栅极绝缘膜及栅极电极。半导体基板具有:多个底部p型层,分别在对应的所述沟槽的底面与所述栅极绝缘膜相接;多个中间n型层,分别配置在底部p型层的间隔内;及超结层,配置在比所述各底部p型层靠下侧的位置。所述超结层的各...
  • 一种沟槽栅场效应管、芯片及电子设备,沟槽栅场效应管包括:衬底、漂移层、第一离子掺杂层、第二离子掺杂层、栅极、隔离层、漏极、源极和第一层间介电层。漏极、衬底、漂移层、第一离子掺杂层、第二离子掺杂层和源极依次层叠设置;第一离子掺杂层与第二离子掺...
  • 本发明公开了一种功率半导体器件,包括:第一半导体本体,用于形成耗尽型晶体管;第二半导体本体,位于第一半导体本体的第一表面,用于形成第一增强型晶体管,且与耗尽型晶体管串联连接;第三半导体本体,位于第一半导体本体的第一表面,用于形成第二增强型晶...
  • 本申请属于功率器件技术领域,提供了一种碳化硅悬浮结构沟槽功率器件及其制备方法、芯片,通过在沟槽栅极的交叉区域内,形成深入至N型漂移区的中央区域的P型深阱和阱区互联层,在N型漂移区内形成悬浮P阱,悬浮P阱位于沟槽栅极的下方并与沟槽栅极相对设置...
  • 提供了一种薄膜晶体管,所述薄膜晶体管包括:基底;有源图案,包括第一区域、第二区域和沟道区;栅电极,与沟道区叠置;栅极绝缘层,在有源图案与栅电极之间;第一电极,连接到第一区域;以及第二电极,连接到第二区域。沟道区包括与栅电极的侧表面叠置的第一...
  • 本申请实施例涉及半导体技术领域,公开一种半导体终端结构及半导体器件。该半导体终端结构包括:衬底;外延层,位于衬底上方,外延层具有第一离子掺杂类型;多个结终端扩展层,形成于外延层内,多个结终端扩展层具有第二离子掺杂类型;多个结终端扩展层将部分...
  • 本发明公开了一种高抗单粒子烧毁能力的碳化硅功率器件及其制备方法,该器件包括:n型衬底、n型外延漂移层和漏极金属;n型外延漂移层的上部中间设有JFET区,所述JFET区的两侧均间隔设置离子注入区;所述离子注入区中设有p型屏蔽区、隔离层、pp区...
  • 本发明公开了一种具有本征半导体隔离区的碳化硅功率器件及其制备方法,通过在n型外延源区上刻蚀沟槽,并在沟槽底部进行离子注入形成pp区,使得pp区与n型外延源区在垂直方向上错位分布,减小了两者之间的接触面积;在n型外延源区上通过斜角离子注入形成...
  • 本申请提供了一种复合终端结构和半导体器件,该复合终端结构,包括:衬底结构;多个在预定方向上间隔设置的掺杂区,位于衬底结构中,掺杂区包括掺杂区本体和沟槽,沟槽位于掺杂区本体中,掺杂区的掺杂类型与衬底结构的掺杂类型不同,预定方向为元胞指向终端的...
  • 本发明公开了一种具有分区掺杂浮岛的双源极横向碳化硅功率器件,包括碳化硅N型掺杂半导体外延层、P型掺杂半导体阱、两个源极金属和若干个P型掺杂半导体浮岛;若干P型掺杂半导体浮岛等距并列布设在P型掺杂半导体阱一侧的碳化硅N型掺杂半导体外延层顶部;...
技术分类