Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明提供一种半导体器件的制造方法,在外延生长嵌入式锗硅源漏的掺硼的硅层之前的任意合适工艺节点,在栅极侧墙的外侧壁上形成扩散阻挡侧墙,从而在外延生长掺硼的硅层的过程中和/或在掺硼的硅层形成后的后续工艺中, 利用扩散阻挡侧墙来增大该掺硼的硅层...
  • 本发明公开了一种抗辐照氮化镓晶体管及制造方法,包括自上而下依次设置的衬底、氮化铝成核层、掺杂氮化镓缓冲层、本征氮化镓沟道层、本征AlGaN势垒层及P‑GaN栅极控制层,本征氮化镓沟道层与本征AlGaN势垒层形成异质结且界面存在二维电子气,P...
  • 本公开的实施例涉及半导体结构及其形成方法,方法包括在衬底上形成堆叠件,图案化堆叠件和衬底,以形成第一有源区域和第二有源区域,在第一有源区域和第二有源区域之间形成隔离结构,在隔离结构上沉积隔离结构保护层,横跨第一和第二有源区域形成伪栅极堆叠件...
  • 形成半导体器件的方法包括:在衬底上方形成导电部件;在导电部件和衬底上方形成介电层;在介电层上方形成多晶材料的层,其中,多晶材料的第一小平面和多晶材料的第二小平面具有不同的晶格密度;选择性吸附多晶材料的第一小平面上的材料的分子;以及在选择性吸...
  • 本申请涉及一种半导体器件及其制造方法,包括:提供衬底,所述衬底上形成有栅极结构;于所述衬底和所述栅极结构上形成硬掩膜层,所述硬掩膜层覆盖所述栅极结构的侧壁;向所述栅极结构两侧侧壁的硬掩膜层分别以倾斜角度注入大质量离子;去除部分所述硬掩膜层,...
  • 本发明公开了一种半导体装置及其形成方法,包括一衬底、位于前述衬底上的一晶种层、位于前述晶种层上的一外延叠层以及位于前述外延叠层上的一栅极结构。半导体装置还包括一源极结构和一漏极结构,分别位于前述栅极结构的相对两侧。半导体装置还包括一隔离区域...
  • 本申请实施例提供了一种半导体结构及其制备方法,该半导体结构包括:衬底,以及在所述衬底一侧的沟道结构,所述沟道结构包括依次设于所述衬底一侧的第一沟道层和第一势垒层;其中,所述沟道结构包括栅极区域以及位于所述栅极区域两侧的源极区域和漏极区域,所...
  • 本发明的实施方式提供了一种高质量的增强型GaN HEMT外延晶片,其包括:GaN沟道区,其中形成2DEG(二维电子气);形成在GaN沟道区上的AlGaN势垒区;以及形成在AlGaN势垒区上的p型半导体区,其中p型半导体区在与AlGaN势垒区...
  • 本申请提供了一种氮化镓HEMT器件的外延结构,从下至上依次包括缓冲层;原位氮化物层;第一高碳浓度层,所述第一高碳浓度层的碳浓度大于1018cm‑3;低碳浓度沟道层,所述低碳浓度沟道层的碳浓度小于1018cm‑3;势垒层。本申请实施例中原位氮...
  • 本申请提供了一种增强型氮化镓高电子迁移率晶体管,包括衬底;第一外延结构,所述第一外延结构形成在所述衬底上,所述第一外延结构包括沟道层和形成在所述沟道层上的势垒层;钝化层,所述钝化层形成在所述第一外延结构上;栅极,所述栅极包括:凹槽,所述凹槽...
  • 本发明涉及一种包含梯型结构的晶体管,漏极电极为具备台阶的梯型结构;栅极覆盖在所述高空穴浓度结构层表面,与所述高空穴浓度结构层形成肖特基接触;所述漏极电极依次贯穿钝化保护层、所述势垒层上表面未被高空穴浓度结构层覆盖的空间,且延伸到沟道层中,且...
  • 本申请提供一种半导体器件及其制备方法、芯片、电子设备,涉及半导体技术领域,用以解决半导体器件的源极或漏极对沟道产生的应力难以控制的问题。该半导体器件包括内侧墙结构,内侧墙结构包括层叠设置的第一膜层和第二膜层,第一膜层和第二膜层背离第一部分的...
  • 本发明实施例提供一种半导体结构及其形成方法,包括:基底;沟道结构层,位于所述基底上方;栅极结构,沿栅极长度方向从所述基底的顶部和所述沟道结构层的底部之间横跨所述沟道结构层,且覆盖所述沟道结构层的部分侧壁;源漏掺杂层,位于所述栅极结构两侧的基...
  • 本申请实施方式提供了一种半导体结构、半导体结构的制备方法和存储系统,其中,半导体结构包括绝缘体上半导体结构、第一栅极结构和第二栅极结构,绝缘体上半导体结构包括第一绝缘层、第一半导体层和鳍部;第一半导体层位于部分第一绝缘层沿第一方向的一侧;鳍...
  • 一种半导体器件及其制造方法,该器件包括:基底,其第一表面形成有源区和位于源区下方的体区;形成于基底的第一表面的第一沟槽和第二沟槽,第一沟槽和第二沟槽贯穿体区和源区,第一沟槽和第二沟槽底部形成有屏蔽区;位于第一沟槽的第一侧壁的第一鳍状栅极和位...
  • 一种半导体器件及其制造方法,该器件包括:基底,基底的第一表面形成有第一源区和第一体区;至少一个沟槽,形成于基底的第一表面;鳍状栅极,位于沟槽一侧的侧壁;层间介电层,覆盖鳍状栅极且部分填充沟槽;第二源区,位于沟槽底部且连接鳍状栅极,第二体区,...
  • 一种半导体器件及其制造方法,该器件包括:基底,基底中形成有体区、源区和柱状掺杂区,柱状掺杂区的顶部低于体区的底部,柱状掺杂区至少包括第一柱状掺杂区;形成于基底的第一表面的第一沟槽和第二沟槽;包围第一沟槽底部的第一屏蔽区和包围第二沟槽底部的第...
  • 一种半导体器件及其制造方法,该器件包括:基底,其第一表面形成有源区和位于源区下方的体区;形成于基底的第一表面的第一沟槽和第二沟槽,第一沟槽和第二沟槽贯穿体区和源区;位于第一沟槽的第二侧壁的第二鳍状栅极和位于第二沟槽的第三侧壁的第三鳍状栅极,...
  • 本申请涉及一种SiC MOSFET结构及其制备方法,包括:衬底,衬底内包括经由衬底的第一表面向衬底内延伸的第一类型阱区;阱区内包括沿第一方向间隔排列,并沿第二方向延伸的第二类型源区;第二类型掺杂柱,位于相邻源区之间的阱区内,并沿第三方向延伸...
  • 本发明涉及一种半导体功率器件及其制备方法,涉及半导体技术领域,在该半导体功率器件中,由于栅极沟槽的深度大于源区的深度,且小于阱区的深度,使得形成的第一栅极部的拐角处被阱区包围,降低了拐角处的最大电场强度,显著提升了器件可靠性,另外,此时第一...
技术分类