Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请提供了一种具有抑制Fe掺杂尾迹效应的GaN HEMT及其制备方法包括:在衬底上依次生长AlN成核层、Fe掺杂的GaN缓冲层;在GaN缓冲层上交替多次生长单层AlN和单层GaN得到AlN/GaN超晶格叠层;在AlN/GaN超晶格叠层上依...
  • 本发明公开了一种栅槽形貌精确可控的T型栅及其制备方法,该方法包括:获取外延基片,并在其表面沉积钝化层;在钝化层的上表面旋涂热回流光刻胶,并进行曝光和显影,形成第一光刻胶图案;对样品进行热回流处理,使第一光刻胶图案转变为第二光刻胶图案;以第二...
  • 本发明公开了一种半导体结构及其制造方法,属于半导体技术领域。该结构包括衬底、外延层、源漏区及栅极。其特征在于,在贯穿介电层的源极接触孔内部,设置有从源极区向下贯穿外延层并延伸至衬底的源极通孔;导电材料填充所述通孔和接触孔,实现源极区与衬底的...
  • 本发明提供一种高电子迁移率晶体管及其制备方法,利用石墨烯场板采代替传统的金属场板,石墨烯材料相对于金属材料,其载流子迁移率更高,其电阻尤其在高频状态下远低于金属材料,可以降低器件的电阻损耗,金属场板因表面粗糙度和应力的关系,对于场板下方的介...
  • 本申请公开了一种具有高阈值电压的常关型的晶体管及其制作方法,晶体管包括衬底、以及依次叠层设于衬底之上的缓冲层、沟道层、势垒层和栅极;沟道层包括GaN,势垒层包括AlGaN,沟道层和势垒层形成二维电子气层;栅极包括p‑GaN和原子插层,原子插...
  • 本发明涉及氮化镓半导体技术领域,且公开了一种具有高频控制与快散热功能的鳍形耗尽型GaN HEMT器件,包括衬底、氮化镓结构和场效应晶体管;所述氮化镓结构包括缓冲层、氮化镓通道层、铝镓氮势垒层、漏极一、源极一、P型氮化镓层和栅极一;所述场效应...
  • 本申请实施例提供一种半导体器件及其制备方法、电子设备,涉及电子技术领域,用于提高半导体器件的电学性能。半导体器件包括:基底,以及位于基底上的第一极、第二极、多个沟道层和栅极结构。多个沟道层位于第一极和第二极之间,沟道层的一端与第一极连接,沟...
  • 一种半导体装置,包括:下层间绝缘层;位于下层间绝缘层的上表面上的绝缘图案;位于绝缘图案上的多个底部纳米片;位于多个底部纳米片上的纳米片隔离层,纳米片隔离层包括绝缘材料;位于纳米片隔离层的上表面上的多个上纳米片;位于绝缘图案上的栅电极,栅电极...
  • 本发明提供一种屏蔽栅沟槽型场效应晶体管及其制备方法,包括:半导体衬底;外延层;多个沟槽,形成在外延层中;源介质层,设置于沟槽的下部;第一多晶硅层,填充于沟槽的下部;栅介质层,设置于沟槽的上部;第二多晶硅层,设置于沟槽的上部,第一多晶硅层与第...
  • 本发明公开了一种高电子迁移率氧化镓基环栅鳍式晶体管及制作方法,主要解决现有同类器件沟道迁移率小,导通电阻大和电流拥挤效应的问题。其包括衬底(1)、阻挡层(2)、沟道层(3)、沟道层外环和中心区域的源漏电极(4, 5)、源漏电极之间的栅介质层...
  • 本发明公开了一种低导通电阻的氧化镓基功率场效应晶体管及其制作方法,主要解决现有技术沟道导通电阻大、击穿电压低的问题。其自下而上包括衬底、阻挡层、导电沟道层,该导电沟道层和阻挡层的一端贯穿有沿着栅宽方向分布的若干凹槽,凹槽内设有铁电极化层,相...
  • 本发明公开了一种高电子迁移率氧化镓基横向FinFET器件,主要解决现有同类器件沟道迁移率小,导通电阻和热阻效应大的问题。其自下而上包括衬底(1)、阻挡层(2)、沟道层(3),该沟道层(3)采用Fin结构,其两端分别为源电极(4)和漏电极(5...
  • 本发明提供一种具有应变漂移区的超结MOSFET结构。包括:高掺杂N型Si衬底、轻掺杂N‑缓冲层、P型SiGe外延层、沟槽、N型Si层、梯形栅极沟槽、Pbody区、高掺杂P+区和高掺杂N+区,所述轻掺杂N‑缓冲层设置于所述高掺杂N型Si衬底上...
  • 本申请提供一种半导体功率器件及其制备方法,半导体功率器件包括:半导体衬底层;位于半导体衬底层在第一方向一侧的漂移层;位于漂移层中的阱区,在第二方向上相邻的阱区之间具有JFET区,JFET区的导电类型和阱区的导电类型相反;其中,JFET区包括...
  • 本发明提供一种半导体器件及其制造方法。方法包括:提供衬底,在衬底上形成第一外延层;向第一外延层中注入第一导电类型的杂质以形成与衬底中埋层连接的第一隔离区;然后在第一外延层上形成第二外延层。本发明通过将传统的单次厚外延和高能注入工艺,分解为两...
  • 本发明提供一种提升充电电流的升压MOSFET结构及其制造方法。该结构在作为漂移区的N型外延层下方,于P型衬底内增设了N型注入层及位于其内的P型注入层,二者共同构成与漂移区并联的附加电流通路。该设计有效降低了器件的总导通电阻,显著提升了充电电...
  • 本公开内容提供了具有肖特基接触结构的功率半导体器件。该功率半导体器件包括:在第一方向上以预定的间隔间隔开的栅极区;定位在栅极区之间的第一导电型的高掺杂源极区;设置在第一导电型的高掺杂源极区上的源极接触区;在与第一方向相交的第二方向上以预设的...
  • 本发明公开了一种元胞区结构及其制作方法, 所述元胞区结构,包括 : 自下而上顺序形成在衬底及外延层上的阱注入、源注入和接触孔介质层,屏蔽栅介质层形成在深沟槽中,屏蔽栅多晶硅形成在屏蔽栅介质层中,第二栅多晶硅形成在屏蔽栅多晶硅上方的栅氧化介质...
  • 本发明提供了一种芯片结构及具有其的制作方法、车辆。包括:衬底层和N型漂移层,N型漂移层设置于衬底层的上表面,在N型漂移层上表面设置有Pwell层,Pwell层的外层设置有第一N+层;第一N+层上开设有多个U型沟槽,U型沟槽从第一N+层的上表...
  • 本申请公开了一种半导体器件及其制备方法,涉及半导体技术领域,本申请的半导体器件,包括衬底以及分别设置于衬底相对两侧的漏极金属和漂移层,漂移层包括主元胞区和采样区,主元胞区用于设置VDMOS,采样区设置采样场效应管以及隔离结构,隔离结构包括环...
技术分类