Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请公开了一种结型场效应管,包括:半导体层,包括外延层;沟槽,自半导体层的第一表面向内部延伸,所述沟槽的底部位于所述外延层中;阱区,位于沟槽的侧壁的外延层区域,所述阱区的底部高于所述沟槽的底部,所述阱区的其中一个侧壁暴露于所述沟槽中;栅掺...
  • 本申请涉及半导体领域中一种半导体器件,包括衬底;位于衬底上方的源漏区,以及位于源漏区之间的第一氧化物半导体,源漏区只与第一氧化物半导体侧面的一部分接触,其中第一氧化物半导体厚度大于源漏区的厚度,其中源漏区之间的沟道长度小于5μm;位于第一氧...
  • 本公开涉及半导体装置结构与其形成方法。此处公开具有底部绝缘的多栅极装置与其制作方法。例示性的底部通道绝缘结构包括第一绝缘层位于基板(如其延伸物)上,以及第二绝缘层位于第一绝缘层上。第一绝缘层具有第一组成与第一长度。第二绝缘层具有第二组成与第...
  • 本公开涉及薄膜晶体管及其制造方法和包括该薄膜晶体管的显示设备。本公开的实施方式提供了薄膜晶体管与该薄膜晶体管的制造方法。该薄膜晶体管包括籽晶层、与籽晶层交叠并且包括沟道部的有源层、以及与有源层的至少一部分交叠的栅极电极,其中,沟道部与籽晶层...
  • 本公开涉及晶体管和电子装置。晶体管包括:栅极电极;半导体层,与栅极电极重叠;源极电极和漏极电极,各自与半导体层的一部分重叠,其中,半导体层的沟道区包括:第一区和第三区;以及第二区,设置在第一区和第三区之间,并且第一区中的M‑O键的数量与第二...
  • 本发明的一个实施方式寻求提供一种薄膜晶体管和包括该薄膜晶体管的显示装置。该薄膜晶体管包括:有源层;在有源层上的耗尽控制层;以及与有源层间隔开并且至少部分地与有源层交叠的栅电极;其中,有源层包括:沟道部,该沟道部至少部分地与栅电极交叠;第一连...
  • 本申请实施例提供一种半导体器件及其制备方法、电子设备,涉及电子技术领域,用于降低半导体器件中容易出现栅极结构和源极、漏极出现短接的问题。半导体器件包括基底,以及设置于基底同一侧的源极、漏极、多个沟道层、栅极结构和内侧墙。多个沟道层位于源极和...
  • 本申请提供了一种半导体结构和半导体器件,该半导体结构包括:衬底;外延层,位于衬底的表面上;第一掺杂区,位于外延层中,第一掺杂区的掺杂类型与外延层的掺杂类型不同;第二掺杂区,位于第一掺杂区中,第二掺杂区的掺杂类型与第一掺杂区的掺杂类型不同,第...
  • 本发明提供了一种异质结稳压的碳化硅MOSFET及其制作方法,涉及功率半导体器件技术领域。该在栅极与源极之间集成有静电防护单元,其包括由N型多晶硅栅极与特定重掺杂P+区直接接触构成的异质结二极管、以及由N+源区与P型体区构成的同质结二极管,二...
  • 一种半导体装置包含基板与在基板上的磊晶层。磊晶层分为沿着第一方向排列的元件区、过渡区与边缘终端区。磊晶层包含漂移区、过渡掺杂区与终端掺杂区。漂移区在元件区、过渡区与边缘终端区中并具有第一导体型。过渡掺杂区在过渡区中并具有第二导体型。终端掺杂...
  • 本申请提供了一种半导体器件及其制备方法、垂直栅平面场效应管及芯片,涉及半导体技术领域。半导体器件,包括:基底,形成在基底中的源极,漏极、沟槽栅以及沟道区;沿垂直于基底的厚度的方向,沟槽栅形成在源极和漏极之间;沟道区至少覆盖沟槽栅的底部,且与...
  • 本发明公开了一种降低开关损耗的SGT MOSFET器件及其制备方法,该器件包括:N型衬底,以及位于衬底一侧表面的N型外延层;形成于N型外延层中的沟槽结构;沟槽结构包括:覆盖其下部侧壁内表面的场氧化层、覆盖其上部侧壁内表面的栅氧化层、位于沟槽...
  • 本发明实施例提供了一种半导体晶体管、半导体晶体管的制作方法和芯片,通过在晶体管中引入分裂栅结构,并在相邻的栅极中间将源极金属与N型漂移区形成N型肖特基接触,并在P型体区引入P型肖特基接触,当源极和栅极短接并接高压,漏极接低压时,P型肖特基接...
  • 本公开涉及半导体器件及其制造方法。一种半导体器件,包括:栅极结构,其包括形成在衬底之上并且包括凝固时体积增大的金属的栅电极;和栅极间隔件,其形成在栅极结构的两侧上。半导体器件的性能通过施加金属材料来形成在凝固时体积增大并且由此向沟道施加拉应...
  • 本发明提供一种铁电场效应晶体管、一种存储器件和一种神经网络器件,该铁电场效应晶体管包括沟道层、面对沟道层的栅极电极、设置在沟道层和栅极电极之间的铁电层、设置在沟道层和铁电层之间的缺氧层、设置在沟道层和缺氧层之间并且被配置为减少或防止沟道层和...
  • 本公开提供了一种高开态、快速开关的晶体管及其制备方法,从而使器件具备高开态电流的同时,其亚阈值摆幅能突破传统晶体管的室温极限。该公开在常规器件结构的基础上,优化三维栅曲面形貌,其结构包括:半导体层;接触电极;栅介质层;以及栅电极,所述栅介质...
  • 本发明涉及在漏极区集成P‑AlGaN与石墨烯层的HEMT器件及制造方法,属于半导体功率器件制造领域,自下而上依次包括衬底、GaN缓冲层、GaN沟道层、AlGaN势垒层,AlGaN势垒层左侧上方设置源极金属,AlGaN势垒层右侧上方设置石墨烯...
  • 本发明属于半导体技术领域,具体公开一种耗尽型氮化镓芯片及其制备方法、级联封装器件,耗尽型氮化镓芯片包括栅电极、第一介质层、第二介质层、第三介质层和至少包括两层场板的第一场板单元,第一场板单元至少部分位于第二介质层与第三介质层之间,栅电极位于...
  • 本发明公开了一种高耐压GaN基HEMT器件及其制备方法,所述器件包括:自下而上依次设置的衬底、成核层、缓冲层、沟道层、势垒层和金属电极;所述金属电极包括互不接触的源极、栅极和漏极;所述源极和漏极分别位于势垒层的两端,所述栅极位于源极和漏极之...
  • 本申请提供一种半导体器件及其制备方法。该半导体器件包括衬底、沟道层、势垒层、源极和漏极。沟道层位于衬底的一侧;势垒层位于所述沟道层远离所述衬底的一侧,势垒层包括背离沟道层的第一表面,第一表面包括欧姆接触区域,欧姆接触区域包括至少一个第一欧姆...
技术分类