Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 一种改善反向恢复性能的中高压沟槽型场效应管,涉及功率半导体技术领域,反向恢复过程中反向恢复电流产生拖尾增加反向恢复时间以及该过程产生较大横向电流,在器件终端区域处容易产生电流聚集从而损害器件的问题,本发明通过在元胞区域内的第一导电型重掺杂衬...
  • 本发明涉及半导体技术领域,具体而言,涉及一种集成温度传感器的沟槽MOSFET及测试方法,主要包括了从下至上依次设置的金属层、掺杂衬底层和掺杂外延层,掺杂外延层的上部左侧设置有掺杂埋层、多晶硅栅层和第一二氧化硅层,掺杂外延层的上部中间设置有掺...
  • 一种半导体结构及其形成方法,半导体结构包括:伪鳍部,凸立于第二区的衬底上;底部隔离层,位于第一区的衬底上;鳍部,凸立于第一区的底部隔离层上;栅极结构,栅极结构横跨鳍部和伪鳍部,栅极结构覆盖鳍部和伪鳍部的部分顶部和部分侧壁。本发明实施例中,栅...
  • 本发明公开一种钾插层金属性过渡金属硫族化物纳米阵列及其制备方法和应用。制备该钾插层金属性过渡金属硫族化物纳米阵列的方法包括:以过渡金属二硫化物与钾源化合物为原料,通过化学气相沉积在基底上形成一维钾插层金属性过渡金属硫族化物纳米阵列;其中所述...
  • 本发明公开了一种半导体器件的制造方法及半导体器件结构,旨在解决现有技术中因湿法蚀刻导致填充空洞的问题。该方法包括:在形成有绝缘层的沟槽内,图形化多晶硅材料以形成凹陷的多晶硅层;在多晶硅层及绝缘层上沉积衬垫层;采用湿法工艺蚀刻衬垫层以拓宽沟槽...
  • 本申请涉及一种半导体器件及其制造方法,包括:衬底、第一介质层、第一栅极结构和第二介质层,其中,衬底内开设有栅极沟槽;第一介质层覆盖所述栅极沟槽的底部和侧壁中靠近栅极沟槽底部的一侧;第一栅极结构位于所述栅极沟槽的底部,且所述第一栅极结构与所述...
  • 本发明属于半导体集成电路封装技术领域,具体涉及一种FOW工艺防冲丝多层堆叠芯片及堆叠方法,包括基板、多个层叠设置的芯片和假片;所述假片覆盖在顶层芯片的上部,所述假片与顶层芯片之间设置有第二FOW胶膜,顶层芯片的二焊点与连接的键合丝包覆于第二...
  • 一种方法,包括:在衬底上方形成器件层,器件层包括上部晶体管,该上部晶体管与下部晶体管垂直地堆叠;平坦化衬底,以暴露出下部晶体管的栅极电极和下部晶体管的源极/漏极区;以及实施定向自组装(DSA)工艺,以限定第一组分聚合物的嵌段和第二组分聚合物...
  • 一种方法包括:形成下半导体纳米结构和覆盖下半导体纳米结构的上半导体纳米结构;分别在下半导体纳米结构和上半导体纳米结构上形成上栅极电介质和下栅极电介质;分配定向自组装材料以在其中嵌入下半导体纳米结构和上半导体纳米结构;以及对定向自组装材料进行...
  • 本申请提供了一种半导体结构及其制备方法、存储器件及电子设备。该半导体结构的制备方法包括:提供一衬底;接着制作具有第一沟槽的介质结构,并在第一沟槽内制作牺牲结构、第一接触部和第二接触部;牺牲结构沿垂直于衬底方向延伸并与待形成沟道在衬底上的正投...
  • 本发明公开了一种分段式栅控达林顿晶体管器件结构及其制作方法,包括衬底P‑Sub;衬底P‑Sub中设有第一N‑Drift区;N‑Drift区上方设有第一NW区和第一至第二PW区;第一NW区中设有第一P+注入区和第一N+注入区;第一PW区从左至...
  • 本发明提供一种半导体结构及其制备方法、晶圆。半导体结构具有第一器件区域和第二器件区域。半导体结构包括衬底、氮化镓器件及硅器件。氮化镓器件位于第一器件区域,具有设于衬底之上的第一外延结构层;第一外延结构层为氮化镓异质结外延结构;硅器件位于第二...
  • 本公开实施例的一面向关于一种半导体装置及其形成方法。此半导体装置包含在基底上方且沿着第一方向纵向延伸的主动区;在基底上方且围绕主动区的隔离结构;在主动区上方且沿着垂直于第一方向的第二方向纵向延伸的第一栅极结构和第二栅极结构;在主动区上方的层...
  • 公开了半导体器件和逆变器。在实施例中,提供了一种半导体器件,其包括:具有源极、漏极和栅极的横向晶体管器件;以及耦合在栅极和漏极之间的单片集成的电容器。
  • 本发明提供了一种集成异质结二极管的分裂栅MOSFET,涉及MOSFET器件技术领域,目的是实现更容易形成高品质的、导通压降低且开关损耗低的MOSFET器件,沟槽中包括多晶硅区和分裂栅结构;多晶硅区沉淀在沟槽内,分裂栅结构设置在多晶硅区的左上...
  • 本发明公开了一种半导体器件和包括半导体器件的电子系统。该半导体系统包括:基板、反向二极管和正向二极管。每个反向二极管包括:第一沟道层;第一势垒层;第一栅极电极;第一栅极半导体层;以及设置在第一栅极电极的相对侧的第一源极电极和第一漏极电极。正...
  • 本发明提供了一种Si‑GaN单片异质集成结构,其特征在于,所述Si‑GaN单片异质集成结构从下到上依次包括:衬底、GaN缓冲层、第一GaN层、第二GaN层、AIN层、InAlGaN层、RG‑InAlGaN层、键合层;其中,所述第二GaN层的...
  • 一种3D堆叠的半导体器件及其制造方法、电子设备。所述3D堆叠的半导体器件包括基底以及至少一个堆叠结构;所述至少一个堆叠结构包括多个晶体管,且多个晶体管沿着垂直于所述基底所在平面的方向排布;所述晶体管包括采用金属诱导结晶处理制得的有源层以及至...
  • 一种半导体结构及其形成方法,所述半导体结构包括:衬底,所述衬底包括相对的第一表面和第二表面;贯穿所述衬底的互连导电结构;位于所述衬底第一表面的第一器件结构,以及,位于所述衬底第二表面的第二器件结构,其中,所述第一器件结构和所述第二器件结构具...
  • 本发明公开了一种具有栅极凹槽的金属氧化物半导体场效晶体管元件及其制造方法,其中具有栅极凹槽的金属氧化物半导体场效晶体管元件,其栅极在位于通道区的两侧边缘处分别具有一栅极凹槽延伸至栅极底部,且该栅极的侧壁上具有栅极间隔壁,但该两栅极凹槽的侧壁...
技术分类