Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
  • 我要求购
  • 我要出售
官方微信客服

官方微信客服
官方微信客服

官方微信客服
最新专利技术
  • 一种具有低功耗和强驱动能力的鳍式氧化镓异质CMOS平台
    一种具有低功耗和强驱动能力的鳍式氧化镓异质CMOS平台_东南大学_202510908427.X
    本发明公开了一种具有低功耗和强驱动能力的鳍式氧化镓异质CMOS平台， 包括半绝缘氧化镓衬底层、非故意掺杂氧化镓缓冲层、带有鳍式结构的氧化镓NMOS器件、带有鳍式结构的氧化镓PMOS器件。本发明能够大幅增加了氧化镓PMOS器件的电流能力， 并...
    2025-10-28
  • 一种高增益金刚石逻辑反相器及其制备方法
    一种高增益金刚石逻辑反相器及其制备方法_哈尔滨工业大学_202510863171.5
    一种高增益金刚石逻辑反相器及其制备方法， 本发明是为了解决现有逻辑反相器的电压增益较小的问题。本发明高增益金刚石逻辑反相器中通过氢等离子体对金刚石衬底进行氢化处理形成带有氢终端的金刚石衬底， 氢终端表面接触空气后形成导电沟道， 在金刚石衬底...
    2025-10-28
  • 半导体器件及其形成方法
    半导体器件及其形成方法_台湾积体电路制造股份有限公司_202510784624.5
    集成电路包括：多个堆叠沟道；硬掩模结构， 位于沟道之上；以及栅极金属， 位于硬掩模结构之上并且包裹沟道。集成电路包括：高K栅极介电层， 包裹沟道， 其中， 硬掩模结构的顶部高于高K栅极介电层的顶部。本申请的实施例还涉及半导体器件及其形成方法...
    2025-10-28
  • 一种基于二维半导体材料的CMOS器件及其制备方法
    一种基于二维半导体材料的CMOS器件及其制备方法_原集微科技(上海)有限公司_202511278939.9
    本发明公开了一种基于二维半导体材料的CMOS器件及其制备方法， 其中制备方法包括在二维半导体表面制备nMOSFET和pMOSFET的源极和漏极， 其中， nMOSFET的源极和漏极采用功函数数值为3.5‑4.6eV的金属， pMOSFET的...
    2025-10-28
  • 半导体结构的形成方法和半导体结构
    半导体结构的形成方法和半导体结构_广州增芯科技有限公司_202510970276.0
    一种半导体结构的形成方法和半导体结构， 方法包括：提供衬底， 衬底包括高压栅氧区和高压源漏区， 高压源漏区位于高压栅氧区的两侧， 高压栅氧区与高压源漏区之间具有浅沟槽隔离结构；在衬底的预设区域表面形成隔离膜， 隔离膜暴露出高压栅氧区；在高压...
    2025-10-28
  • 一种基于导向自组装光刻的晶体管阵列沟道和源漏电极对准与制备方法
    一种基于导向自组装光刻的晶体管阵列沟道和源漏电极对准与制备方法_清华大学_202510847014.5
    本公开涉及一种基于导向自组装光刻的晶体管阵列沟道和源漏电极对准与制备方法。该方法包括：在具有二维原子晶体层的基底上构建出引导模板， 二维原子晶体层包括呈阵列排布的各晶体管的半导体沟道；在基底上形成嵌段共聚物层；采用预设控制方式对嵌段共聚物层...
    2025-10-28
  • 半导体器件的制造方法
    半导体器件的制造方法_上海华力集成电路制造有限公司_202510821492.9
    本发明公开了一种半导体器件的制造方法， 包括：步骤一、完全半导体器件的源漏区的形成工艺， 源漏区自对准形成于伪栅极结构两侧的半导体衬底中。步骤二、完成伪栅极结构去除之前的工艺， 包括：在伪栅极结构之间的间隔区域中填充层间膜， 伪栅极结构的顶...
    2025-10-28
  • 半导体结构的制作方法
    半导体结构的制作方法_华虹集成电路(成都)有限公司_202510795645.7
    本发明提供了一种半导体结构的制作方法， 应用于半导体技术领域。在本发明中， 提供一基底， 所述基底包括工作电压依次增高的第一低压器件区、第二低压器件区和中压器件区， 接着在所述基底上依次形成第二低压栅氧层， 然后在所述第二低压栅氧层上形成牺...
    2025-10-28
  • 半导体器件及其制备方法
    半导体器件及其制备方法_珠海格力电子元器件有限公司_202511288146.5
    本申请公开了一种半导体器件及其制备方法。半导体器件包括：基底， 包括层叠的衬底和外延层， 外延层具有第一掺杂类型；分裂源区结构， 位于外延层中， 分裂源区结构为对部分外延层的一侧表面进行离子注入形成的区域， 且分裂源区结构包括沿平行于基底表...
    2025-10-28
  • 一种功率模块封装结构
    一种功率模块封装结构_上海法雷奥汽车电器系统有限公司_202510912329.3
    本发明实施例公开了一种功率模块封装结构。该功率模块封装结构包括第一散热器， 设置有第一安装孔、第二安装孔和第三安装孔；第一功率器件封装结构， 设置于第一安装孔内；第二散热器， 设置于第二安装孔内；第二散热器上设置有第四安装孔、第五安装孔和第...
    2025-10-28
  • 一种包含缓冲单元的混合功率模块及其制造方法
    一种包含缓冲单元的混合功率模块及其制造方法_派恩杰半导体(浙江)有限公司_202510877310.X
    本发明提供了一种包含缓冲单元的混合功率模块及其制造方法， 该模块包括：单个或多个功率子单元， 其嵌于PCB板中， 包括：铜槽结构、堆叠于铜槽结构内的Si MOSFET芯片和SiC JFET芯片；Si MOSFET芯片上设有电极片， 电极片的...
    2025-10-28
  • 半导体封装件和制造半导体封装件的方法
    半导体封装件和制造半导体封装件的方法_三星半导体(中国)研究开发有限公司_202510954580.6
    提供一种半导体封装件和制造半导体封装件的方法。所述半导体封装件包括：主板， 包括凹槽；第一元器件， 设置在凹槽中并且包括第一端子；以及第二元器件， 包括第二端子， 其中， 第一元器件通过第一端子与第二元器件连接， 并且其中， 第二元器件通过...
    2025-10-28
  • 功率器件的金属层制造方法
    功率器件的金属层制造方法_华虹半导体制造(无锡)有限公司_202510812000.X
    本申请公开了一种功率器件的金属层制造方法， 包括：S1：提供一半导体底层， 所述半导体底层包括衬底和形成在所述衬底上的外延层， 所述外延层中形成有功率器件区， 所述半导体底层表面形成有介质层， 所述介质层中形成有接触孔， 所述接触孔连通至所...
    2025-10-28
  • 优化嵌入式存储器件栅极形成的方法
    优化嵌入式存储器件栅极形成的方法_华虹半导体制造(无锡)有限公司_202510809020.1
    本发明公开了一种优化嵌入式存储器件栅极形成的方法， 该方法包括：在包含单元阵列区和外围逻辑区的半导体衬底上， 于单元阵列区依次形成隧穿氧化层、浮置栅极层和栅间介电层， 于外围逻辑区形成栅氧化层， 然后共同形成控制栅极层；采用合并了控制栅极图...
    2025-10-28
  • 存储器及其形成方法
    存储器及其形成方法_重庆芯联微电子有限公司_202510718574.0
    本发明提供一种存储器及其形成方法， 通过执行金属薄膜沉积工艺， 在衬底上形成金属栅极材料层， 金属栅极材料层覆盖衬底；形成顶层封膜， 顶层封膜覆盖金属栅极材料层；执行第一刻蚀工艺， 依次刻蚀顶层封膜和金属栅极材料层， 以形成控制栅；形成侧墙...
    2025-10-28
  • 一种碳化硅超级结VDMOSFET器件结构及其制备方法
    一种碳化硅超级结VDMOSFET器件结构及其制备方法_西安电子科技大学_202511051810.4
    本发明公开了一种碳化硅超级结VDMOSFET器件结构及其制备方法， 属于半导体领域， 包括漏极、衬底、耐压层、P型屏蔽层、P阱层、N+源区、P+源区、源极以及栅极， 衬底设置于漏极的上表面， 耐压层设置于衬底的上表面；耐压层包括N柱区和位于...
    2025-10-28
  • 超级结器件的形成方法
    超级结器件的形成方法_上海华虹宏力半导体制造有限公司_202510856117.8
    本发明提供了一种超级结器件的形成方法， 包括：在第一N型外延层内形成若干从第一N型外延层的正面贯穿至背面的P型柱， 若干P型柱在第一N型外延层的正面沿着第一方向延伸并且沿着第二方向间隔设置；在每个P型柱两侧的第一N型外延层内形成MOS结构；...
    2025-10-28
  • 一种半导体工艺方法
    一种半导体工艺方法_北京集成电路装备创新中心有限公司_202510839247.0
    本发明提供一种半导体工艺方法， 涉及半导体领域。该工艺方法包括：提供叠层结构， 叠层结构自下而上依次包括：衬底、第一氧化硅层、氮化硅层和掩膜层；主刻蚀步， 以图案化的掩膜层为掩膜， 刻蚀氮化硅层；过刻蚀步， 刻蚀主刻蚀步所剩余的氮化硅层， ...
    2025-10-28
  • 一种结型场效应晶体管器件及其制备方法和电子设备
    一种结型场效应晶体管器件及其制备方法和电子设备_深圳平湖实验室_202511293610.X
    本公开提供的一种结型场效应晶体管器件及其制备方法和电子设备， 通过第一次P型离子注入形成的低压JFET沟道区(即第一水平部)， 可以控制器件的阈值电压。同时， 本公开的垂直沟道(即第一垂直部)尺寸是通过第一次P型离子注入确定的， 通过在注入...
    2025-10-28
  • 一种沟槽结型场效应晶体管及其制备方法
    一种沟槽结型场效应晶体管及其制备方法_苏州华太电子技术股份有限公司_202511265108.8
    本申请提供一种沟槽结型场效应晶体管及其制备方法。沟槽结型场效应晶体管包括：多个沿横向间隔设置在外延层中的阶梯型沟槽， 所述阶梯型沟槽的包括相接的上方沟槽和下方沟槽， 上方沟槽孔径大于下方沟槽；其中， 相邻阶梯型沟槽之间形成凸起部；第二掺杂类...
    2025-10-28
首页 上一页 30 下一页
技术分类

专利交易买卖与高校科技成果转化平台

主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务

Copyright ©龙图腾网 版权所有  营业执照  | 皖ICP备12007331号-2 lotut.com 皖公网安备 34010402703815号 中华人民共和国增值电信业务经营许可证