Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开了一种阶梯状屏蔽栅沟槽器件的制造方法, 器件单元的形成步骤包括:步骤一、形成栅极沟槽。步骤二、形成第一屏蔽介质层。步骤三、形成第一屏蔽导电材料层。步骤四、进行第一回刻使第一屏蔽导电材料层的顶部表面降低到设定位置。步骤五、进行第一湿...
  • 本发明公开了一种超结器件的制造方法, P型柱的宽度小于N型柱的宽度, 采用如下步骤形成超结结构:提供用于形成宽度较小的P型柱的第一P型外延层。进行沟槽刻蚀以在各N型柱的形成区域中形成超结沟槽, 由超结沟槽之间的第一P型外延层组成P型柱。在超...
  • 本发明公开了一种提高耐压的MOSFET半自对准工艺方法, 属于半导体制造技术领域。该方法包括:提供一半导体衬底并在其中形成阱区;在该半导体衬底上形成包括栅介质层和栅电极的栅结构;在栅电极侧壁形成侧墙间隔物;在栅电极顶表面形成覆盖栅电极顶表面...
  • 方法包括:提供包括鳍形结构的工件, 鳍形结构包括交替的沟道层和牺牲层的堆叠件;在鳍形结构的沟道区域上方形成伪栅极结构;在鳍形结构的源极/漏极区域中形成源极/漏极凹槽;选择性去除沟道区域中的牺牲层以释放沟道层作为沟道构件;对工件实施氢处理;在...
  • 本公开实施例的方法包括:形成包括与牺牲层交错的沟道层的堆叠件;图案化堆叠件, 以形成鳍形结构;在鳍形结构的第一区域上方形成伪栅极堆叠件;选择性去除牺牲层, 以释放沟道层作为沟道构件;在沟道构件之间的间隔中沉积介电伪层;在伪栅极堆叠件之上形成...
  • 本发明提供了一种半导体工艺方法, 涉及半导体制造工艺技术领域, 以解决提高对沟槽内鳍部的刻蚀深度和维持沟槽侧壁的保护层之间存在矛盾的问题。半导体工艺方法包括:提供具有沟槽的膜层结构;第一刻蚀步, 在第一工艺气体氛围中刻蚀鳍部的顶面所覆盖的第...
  • 本发明提供一种屏蔽栅沟槽MOSFET结构及其制作方法, 该制作方法将场氧化层分为两次成型(第一氧化层与第二氧化层), 并在第一氧化层与第二氧化层之间引入多晶硅夹层, 该多晶硅夹层经过两次刻蚀只在非浮空屏蔽栅层正对的侧壁保留, 构成浮空屏蔽栅...
  • 本发明提供了一种半导体器件及其形成方法, 属于半导体领域。该半导体器件及其形成方法包括提供一衬底, 所述衬底包括第一器件区域和第二器件区域;在所述第一器件区域的衬底形成背栅;在所述第一器件区域和第二器件区域分别沉积二维材料层, 形成第一器件...
  • 本发明提供一种半导体器件及其制备方法, 该半导体器件的制备方法包括以下步骤:提供一包括半导体结构、层间介质层及接触孔的器件结构, 层间介质层覆盖半导体结构显露上表面, 接触孔贯穿层间介质层且底面显露出半导体结构中对应区域;形成覆盖接触孔的内...
  • 本发明提供一种沟槽栅器件及其制备方法, 该沟槽栅器件的制备方法包括以下步骤:提供一包括半导体层、沟槽结构及层间介质层的半导体结构, 半导体层包括层叠的衬底和漂移区、体区及源区, 沟槽结构贯穿源区及体区, 层间介质层覆盖半导体层及沟槽结构上表...
  • 本发明提供一种沟槽栅器件及其制备方法, 该沟槽栅器件的制备方法包括以下步骤:提供一包括半导体层、沟槽结构、层间介质层及第一孔的半导体结构, 半导体层包括层叠的衬底和漂移区、位于漂移区上表层的体区及位于体区上表层的源区, 沟槽结构贯穿源区及体...
  • 本发明公开了一种用于TEM原位电学测量的二维材料晶体管器件的制备方法, 该方法通过电子束曝光技术, 在器件区域形成电子束曝光胶隔离层, 并结合双束系统(FIB‑SEM)进行原位加工与沉积。利用双束沉积系统定向沉积铂(Pt)材料, 对二维材料...
  • 本发明提供一种沟槽型MOSFET器件及其制作方法, 所述方法包括:提供基底, 在基底内形成多个第一沟槽, 在第一沟槽内形成源极多晶硅层与栅极多晶硅层;形成氧化层, 第一区域的厚度大于第二区域的厚度;形成层间介质层, 在相邻两个第一区域之间的...
  • 一种集成二极管的IGBT器件及其制造方法。所述集成二极管的IGBT器件包括N型漂移区, P型体区, 二极管区, 绝缘介质层, 发射极金属层, 以及栅极金属层。所述二极管区包括氧化层, 以及至少两个反向串联的二极管。利用绝缘介质层上的通孔实现...
  • 本发明公开了一种反向导通绝缘栅双极晶体管及其制造方法。该反向导通绝缘栅双极晶体管包括绝缘栅双极晶体管区域和快速恢复二极管区域。绝缘栅双极晶体管区域具有第一接触孔, 该第一接触孔具有第一深度和第一P型掺杂浓度的集电极接触区。快速恢复二极管区域...
  • 本发明涉及半导体设计技术领域, 公开了一种极化三维耦合作用的横向功率电子器件及其制备方法, 其中器件包括衬底、缓冲层、异质结以及阳极和阴极;所述异质结界面处形成有二维电子气;所述的异质结包含第一半导体层和第二半导体层, 所述第二半导体层设置...
  • 本发明涉及一种优化脉冲输出特性的SiC DSRD结构及制备方法, 结构从下至上包括:阴极、N+衬底、N‑基区、P‑基区、P+区和阳极, 主体结构材料均为4H‑SiC材料;N‑基区内靠近N+衬底一侧有至少一层少子寿命衰减悬浮岛层, 最上层少子...
  • 本发明公开了一种功率半导体器件及其制造方法。所述器件包括由上至下依次设置的第一基区、第二基区、场终止区、等离子体存储区和底部掺杂区, 在第一基区内设置有顶部P区和终端场限环。其中, 第一基区用于优化终端结构;第二基区用于改进自钳位功能和调节...
  • 本发明公开了一种通过微波处理降低HZO铁电电容漏电提升可靠性的方法, 在检测到HZO铁电电容漏电增大后, 采用如下的方法降低HZO铁电电容的漏电, 所述方法包括如下步骤:第一步:对HZO铁电电容施加一定电压和频率的循环电压;第二步:施加完循...
  • 本发明公开了通过含氮等离子体处理提升电容器性能的方法及高密度电容器, 涉及高密度电容器制造技术领域。本发明提出了使用含氮气体对高密度电容器的电极层与电介质层的界面处进行等离子体处理的手段, 其具有一种简洁、高效、兼容性好且工艺可控的优点, ...
技术分类