Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开了一种电容结构,包括:并联的N型和P型势阱电容。N型势阱电容包括N型势阱,N型栅极结构,N型源漏区,N型势阱引出区。P型势阱电容包括P型势阱,P型栅极结构,P型源漏区,P型势阱引出区。N型和P型栅极结构都连接到第一电容电极。各N型...
  • 本申请实施方式提供一种三维存储器及其制备方法、集成电路、电子设备。三维存储器包括至少两个沿堆叠设置的存储颗粒。每个存储颗粒包括沿存储颗粒堆叠方向电连接设置的逻辑芯片与存储阵列芯片。每个存储颗粒还设有第一通孔与第二通孔,第一通孔与第二通孔均填...
  • 提供了半导体装置。半导体装置包括:第一裸片,在第一工艺条件下制造;以及第二裸片,在第二工艺条件下制造。第一裸片包括参考产生电路,参考产生电路包括双极结型晶体管(BJT)元件。第二裸片被配置为基于由参考产生电路产生的参考值操作。第一工艺条件与...
  • 本发明公开了一种三维相变存储器及制备方法,包括:在衬底上依次沉积介质层和金属层,构建周期性交替堆叠的多层膜结构;在上述交替堆叠的多层膜结构的顶部光刻与显影形成圆形孔阵列图案;以光刻形成的圆形孔为掩膜,垂直向下刻蚀直至底部介质层,得到深孔刻蚀...
  • 本发明提供一种新型存算一体器件,涉及器件技术领域,包括:基底层、第一介质层、第一栅极层、第二介质层、沟道层、第一电极层、第二电极层、第三介质层和第二栅极层;其中,基底层为新型存算一体器件的衬底,第一介质层覆盖在基底层上;第一栅极层覆盖在第一...
  • 本申请提供了一种三维堆叠的磁性随机存储器及其制作方法和电子设备,涉及集成电路技术领域。磁性隧道结由交变磁磁性自由层、绝缘隧道势垒层和交变磁磁性固定层叠加形成,交变磁磁性自由层可以利用通过交变磁磁性固定层的自旋极化电子流的磁矩施加的力调控其交...
  • 本发明属于半导体存储器件技术领域。提出了一种双极性SnO电荷陷阱存储器及制备方法,包括自下而上依次布置的衬底、栅极、电荷阻挡层、电荷存储层、电荷隧穿层、半导体沟道层,源极和漏极布置在半导体沟道层上,源极、漏极以及漏出的半导体沟道层均通过上部...
  • 本发明的目的在于将源极线中的杂质活化。本发明的实施方式涉及一种半导体存储装置及半导体存储装置的制造方法。实施方式的半导体存储装置具备:积层体,将多个第1导电层与多个绝缘层逐层交替积层;柱,包含在积层体的积层方向上在积层体内延伸的半导体层;第...
  • 本发明涉及一种制备非易失性存储器的方法及其制成的非易失性存储器。该方法依次包括如下步骤:在衬底表面上形成有源区和凸出于衬底表面的隔离区,使隔离区自衬底表面凸出的厚度,等于浮栅厚度;在有源区和隔离区上,同时形成一层栅氧层;在栅氧层上沉积一层浮...
  • 本申请提供一种SONOS存储器及其制备方法,其中在制备方法中,通过第一光刻工艺以及刻蚀硬掩膜层在选择管区域和存储管区域形成第一开口;然后通过第二光刻工艺以及刻蚀硬掩膜层在存储管区域和选择管区域交界处形成第二开口,接着之间通过一次刻蚀工艺同时...
  • 本发明公开了一种半浮栅晶体管,存储单元包括形成于多个平行排列的第一有源区的选定区域中的半浮栅沟槽。半浮栅导电材料层填充在半浮栅沟槽中并延伸到半浮栅沟槽外。在各第一场氧的顶部形成有半浮栅分割沟槽,各半浮栅分割沟槽将两侧的半浮栅导电材料层完全切...
  • 本申请提供一种一次性可编程器件及其制程方法。一种一次性可编程器件,包括:衬底;第一晶体管,形成在所述衬底上,包括源区和漏区;第二晶体管,形成在所述衬底上并与所述第一晶体管连接,其中,所述第二晶体管包括第一栅极结构和第二栅极结构,所述第一栅极...
  • 本发明公开了一种电可编程熔丝单元,其包括1个熔丝对及1个NMOS控制管;熔丝对包括采用并联方式连接的一个金属熔丝和一个AA熔丝;熔丝对的一端作为位线端BL,另一端接NMOS控制管的漏端;NMOS控制管的栅端作为字线端WL,源端作为接地端GN...
  • 本发明提供了一种半导体器件,应用于半导体技术领域。在本发明中,通过将第一绝缘插塞设置在第一位线和第二位线之间的方式,形成新的半导体器件结构。
  • 本发明公开一种三维存储阵列,包括衬底和堆叠在衬底上的叠层结构,还包括贯穿叠层结构设置的沟道孔,沟道孔与衬底相互垂直,且多个沟道孔呈正六边形的蜂巢状排列在叠层结构的上表面,在叠层结构的上表面还竖向设置了多条位线;多个沟道孔所构成的正六边形最上...
  • 本公开涉及一种用于字线结构形成的雕刻沟槽。本文中所描述的实施方案涉及各种结构、集成组合件和存储器装置。在一些实施方案中,一种集成组合件包含具有上部部分和下部部分的有源区域区,其中所述下部部分的宽度小于所述上部部分的宽度。所述集成组合件进一步...
  • 本公开涉及一种半导体器件,可包括高集成度的存储单元,以及制造半导体器件的方法,可包括在衬底之上形成包括多个初步纳米片的模堆叠;形成围绕初步纳米片的部分的目标层;对目标层执行第一水平凹陷工艺并形成初步水平导线;以及对初步水平导线执行第二水平凹...
  • 半导体器件包括:位于衬底上并沿着平行于衬底的上表面的第一方向和垂直于衬底的上表面的第二方向彼此间隔开的多个沟道;多个栅极结构,每个栅极结构在第一方向上延伸,并至少部分地围绕多个沟道的在第一方向上布置的第一子集的一部分,并且沿着第二方向彼此间...
  • 本申请提供了一种半导体结构及其制造方法、存储系统。该半导体结构包括外围电路层、电源线和第一互连层。外围电路层包括沿第一方向延伸的隔离结构、以及位于相邻的隔离结构之间的晶体管。电源线在外围电路层内沿第一方向延伸并凸出于外围电路层。第一互连层位...
  • 本申请提供了一种静态随机存取存储器单元及其制备方法和电子设备,静态随机存取存储器单元包括:第一上拉晶体管和第二上拉晶体管;第一下拉晶体管和第二下拉晶体管;第一传输晶体管和第二传输晶体管;设置在SRAM单元的背面的第一电源轨和第二电源轨;在垂...
技术分类