Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
  • 我要求购
  • 我要出售
官方微信客服

官方微信客服
官方微信客服

官方微信客服
最新专利技术
  • 金属氧化物半导体场效应管及其制备方法
    金属氧化物半导体场效应管及其制备方法_深圳天狼芯半导体有限公司_202610108045.3
    本申请涉及一种金属氧化物半导体场效应管及其制备方法，金属氧化物半导体场效应管包括至少一个元胞结构；元胞结构包括：衬底；漂移区，具有第一导电类型；第一阱区，具有第二导电类型；JFET区；第二阱区，具有第二导电类型；屏蔽层，位于JFET区远离漂...
    2026-03-10
  • 一种低损耗高可靠性超结功率器件结构
    一种低损耗高可靠性超结功率器件结构_杭州谱析光晶半导体科技有限公司_202610105803.6
    本发明涉及MOS半导体技术领域，且公开了一种低损耗高可靠性超结功率器件结构，包括若干个相互并列的MOS元胞，单个MOS元胞从下向上依次包括漏极、半导体外延层、栅极以及源极，栅极的表面覆盖有介质层，半导体外延层的内部包括有N衬底层、N漂移层；...
    2026-03-10
  • LDMOS结构及LDMOS结构的制造方法
    LDMOS结构及LDMOS结构的制造方法_合肥晶合集成电路股份有限公司_202610090393.2
    本申请实施例提供了一种LDMOS结构及LDMOS结构的制造方法，该结构包括：内部形成有相互间隔的掺杂阱区和漂移区的基底；该漂移区内形成有至少两个间隔分布的隔离沟槽；形成于隔离沟槽内的至少两个场板结构；该场板结构包括形成于隔离沟槽表面的场氧层...
    2026-03-10
  • FDSOI工艺中的LDMOS器件及其制造方法
    FDSOI工艺中的LDMOS器件及其制造方法_上海华力集成电路制造有限公司_202511728348.7
    本发明公开了一种FDSOI工艺中的LDMOS器件，形成于混合区半导体衬底上，包括：沟道区，漂移区，栅极结构，形成于沟道区的顶部表面上并延伸到相邻的漂移区的顶部表面上。源区和漏区分别形成于第一和第二抬升外延层中，第二抬升外延层形成于漂移区的顶...
    2026-03-10
  • 一种SiC LDMOS器件、制造方法和芯片
    一种SiC LDMOS器件、制造方法和芯片_珠海格力电器股份有限公司_202511490320.4
    本发明实施例提供了一种SiC LDMOS器件、制造方法和芯片，包括：P型衬底；N型埋层，位于P型衬底内；N型外延层，位于P型衬底的表面和N型埋层的表面；P型注入层，位于N型外延层内，且底部与N型埋层的部分表面相连；P型体区，位于N型外延层内...
    2026-03-10
  • 一种SiC LDMOS器件、制造方法和芯片
    一种SiC LDMOS器件、制造方法和芯片_珠海格力电器股份有限公司_202511490318.7
    本发明实施例提供了一种SiC LDMOS器件、制造方法和芯片，包括源极P型重掺杂区，位于P型体区内；N型注入层，位于N型外延层内；源极N型重掺杂区，位于P型体区内；漏极N型重掺杂区，位于N型外延层内；栅极氧化层，位于源极N型重掺杂区的部分表...
    2026-03-10
  • 功率器件及其制造方法
    功率器件及其制造方法_芯迈半导体技术(杭州)股份有限公司_202511695825.4
    本发明公开了一种功率器件及其制造方法，该功率器件包括：衬底；外延层，位于衬底上；阱区，位于外延层中，阱区位于外延层远离衬底的一侧，阱区中设置有源区；栅极，位于外延层上方，经由栅极介质层与外延层隔离；其中，外延层中设置有绝缘介质区，绝缘介质区...
    2026-03-10
  • 一种兼具全通道利用与栅氧化层保护的SiC沟槽式MOSFET结构
    一种兼具全通道利用与栅氧化层保护的SiC沟槽式MOSFET结构_郑州榕芯电子科技有限公司_202511816441.3
    本发明涉及半导体功率器件技术领域，且公开了一种兼具全通道利用与栅氧化层保护的SiC沟槽式MOSFET结构，包括N+型SiC衬底，N+型SiC衬底上依次生长有下N‑‑外延层(N1)与上N‑‑外延层(N2)，且下N‑‑外延层的电阻率R1小于上N...
    2026-03-10
  • 一种屏蔽栅沟槽型MOSFET四端子器件及其制备方法
    一种屏蔽栅沟槽型MOSFET四端子器件及其制备方法_重庆邮电大学_202511708618.8
    本发明公开了一种屏蔽栅沟槽型MOSFET四端子器件及其制备方法。屏蔽栅沟槽型MOSFET四端子器件包括衬底、外延层，在外延层内设置沟槽，在沟槽内分段设置栅极，分段设置的栅极包括第一屏蔽栅极、第二屏蔽栅极和控制栅极，第一屏蔽栅极连接独立偏置电...
    2026-03-10
  • 一种具有延伸源极和导流InGaN的抗单粒子辐照加固AlGaN/GaN CAVET器件
    一种具有延伸源极和导流InGaN的抗单粒子辐照加固AlGaN/GaN CAVET器件_重庆邮电大学_202511798016.6
    本发明涉及一种具有延伸源极和导流InGaN的抗单粒子辐照加固AlGaN/GaN CAVET器件，属于微电子技术领域。该器件其包括：衬底；位于衬底下表面的漏极；位于衬底上表面的缓冲层超结N柱；位于衬底上表面，且分布在缓冲层超结N柱两侧的缓冲层...
    2026-03-10
  • 一种锗基双源隧穿纳米片的TFET、CTFET及制备方法
    一种锗基双源隧穿纳米片的TFET、CTFET及制备方法_西安电子科技大学_202511655837.4
    本发明公开了提供了一种锗基双源隧穿纳米片的TFET、CTFET及制备方法，TFET的制备方法包括：在Ge衬底层生长N层层叠的异质结构；生长三维隔离结构；制备在非掺杂沟道区域两侧对称设置的第一源极，并在非掺杂沟道区域的N层层叠的异质结构上制备...
    2026-03-10
  • 一种图案化金刚石与倒装AlGaN/GaN高电子迁移率晶体管键合的制备方法
    一种图案化金刚石与倒装AlGaN/GaN高电子迁移率晶体管键合的制备方法_墨子实验室_202510556721.9
    本发明公开了一种图案化金刚石与倒装AlGaN/GaN高电子迁移率晶体管键合的制备方法，由以下方法制备：抛光金刚石表面，降低其表面粗糙度；图案化金刚石表面；在图案化的金刚石表面和AlGaN/GaN高电子迁移率晶体管顶部生长SiC，SiC与金刚...
    2026-03-10
  • 一种基于铁电金属的自旋阀器件及其非易失性存储器
    一种基于铁电金属的自旋阀器件及其非易失性存储器_西安交通大学_202511789359.6
    本发明公开了一种基于铁电金属的自旋阀器件，所述自旋阀器件包括自上而下依次层叠的顶电极、第一铁磁层、铁电金属层、第二铁磁层和底电极。其中，所述铁电金属层同时具备铁电性与金属导电性，并与上下铁磁层直接接触形成界面磁电耦合效应。基于该核心结构，本...
    2026-03-10
  • 绝缘栅双极型晶体管器件及其制备方法
    绝缘栅双极型晶体管器件及其制备方法_珠海格力电器股份有限公司_202511490311.5
    本发明实施例提供了一种绝缘栅双极型晶体管器件及其制备方法，该绝缘栅双极型晶体管器件包括：漂移区，第一埋层区，载流子存储层，P型阱区，两个沟槽，设于两个沟槽之间以及下方区域的第二埋层区，设于两个沟槽内的介质层，设于介质层内的栅极，设于介质层内...
    2026-03-10
  • 抗单粒子效应的沟槽肖特基二极管元胞结构及其制备方法
    抗单粒子效应的沟槽肖特基二极管元胞结构及其制备方法_西安龙飞电气技术有限公司_202511722055.8
    本发明公开了一种抗单粒子效应的沟槽肖特基二极管元胞结构及其制备方法，该元胞结构包括：衬底及其表面的外延层；形成于外延层中的沟槽结构，包括深沟槽区域和上方的V形开口区域，深沟槽区域的内表面沉积有栅氧化层，且填充有覆盖栅氧化层的多晶硅层；形成于...
    2026-03-10
  • 肖特基二极管
    肖特基二极管_珠海格力电子元器件有限公司_202511163055.9
    本申请提供了一种肖特基二极管，包括衬底、第一掺杂区、多个第二掺杂区、连接区、外延层、第一金属层以及第二金属层，其中，外延层的掺杂类型和衬底的掺杂类型相同，第一掺杂区、连接区以及多个第二掺杂区位于外延层内，第一掺杂区的掺杂类型、连接区的掺杂类...
    2026-03-10
  • 一种肖特基二极管及其制备方法
    一种肖特基二极管及其制备方法_芯迈半导体技术(杭州)股份有限公司_202511791693.5
    本发明提供一种肖特基二极管及其制备方法，制备方法包括步骤：提供生长有第一导电类型外延层的第一导电类型衬底，形成图形化的第一硬掩膜层，基于第一硬掩膜层形成第二导电类型的第一有源注入区、第二导电类型的第一终端注入区及第二导电类型的第一过渡注入区...
    2026-03-10
  • 一种5层DDR芯片堆叠封装方法
    一种5层DDR芯片堆叠封装方法_江苏华创微系统有限公司_202512024539.1
    本发明公开了一种5层DDR芯片堆叠封装方法，包括如下步骤：S1、选用六层基板，将五颗芯片进行错位堆叠；S2、将键合焊线通过左右打线的方式分别将每颗芯片连接到基板L1，基板间设置有板间走线并连接焊球，形成信号的扇出路径；S3、将端接电阻设置于...
    2026-03-10
  • 三维存储器及其制备方法
    三维存储器及其制备方法_长江存储科技有限责任公司_202511685985.0
    本公开提供了一种三维存储器及其制备方法，涉及半导体芯片技术领域，旨在提升三维存储器的良品率。所述制备方法包括：制备半导体结构；去除第二介质层中覆盖栅线缝隙的侧壁的部分；在栅线缝隙内形成填充结构；去除衬底；在叠层结构的去除衬底的一侧形成源极层...
    2026-03-10
  • 半导体结构及其制造方法
    半导体结构及其制造方法_南亚科技股份有限公司_202511875163.9
    一种半导体结构包括基板以及字元线结构。基板包括源极/漏极区域。字元线结构设置在基板中且邻近源极/漏极区域。字元线结构包括字元线金属层、覆盖层、第一密封层以及第一气隙。覆盖层设置在字元线金属层上。第一密封层设置在字元线金属层与覆盖层之间。第一...
    2026-03-10
首页 上一页 20 下一页
技术分类

专利交易买卖与高校科技成果转化平台

主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务

Copyright ©龙图腾网 版权所有  营业执照  | 皖ICP备12007331号-2 lotut.com 皖公网安备 34010402703815号 中华人民共和国增值电信业务经营许可证