Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明提供半导体器件及其制造方法,漂移区设置为沿高度方向的分层结构,以及在漂移区内形成深沟槽并在深沟槽内自深沟槽的内壁逐层外延生长多层外延层,每层外延层呃掺杂类型与漂移区相反,并使各子漂移层从下到上呈第一浓度分布,使各外延层自深沟槽的内壁向...
  • 本发明提供了一种抗单粒子烧毁的超结VDMOS器件及制备方法,包括在超结VDMOS器件P柱下方的N‑漂移区设有阻挡区;阻挡区包括靠近P柱的第一埋氧层、远离P柱的第二埋氧层以及基于第一埋氧层和第二埋氧层形成的叠层界面,第二埋氧层的热导率高于第一...
  • 本发明涉及半导体器件制造技术领域,尤其是涉及一种具有优异第三象限特性的3C/4H‑SiC异质结隧穿场效应晶体管器件及其制造方法,包括4H‑SiC衬底;4H‑SiC漂移区,所述4H‑SiC漂移区设置在所述4H‑SiC衬底的上方;浅沟槽栅极结构...
  • 一种半导体结构及其形成方法,结构包括:衬底;漂移区,位于衬底中;体区,位于漂移区一侧的衬底中;沟道栅极部,位于体区及部分漂移区的顶部;源极,位于沟道栅极部一侧的体区中,且体区露出源极的顶面;漏极,位于沟道栅极部另一侧的漂移区中,漏极与沟道栅...
  • 本申请提供了一种半导体器件及其制备方法、芯片及电子设备,涉及半导体技术领域,半导体器件包括:衬底;沿所述衬底的第一侧,形成在所述衬底中的第一掺杂类型阱区,形成在所述第一掺杂类型阱区中的应力区和第二掺杂类型源区,形成在所述应力区中的第二掺杂类...
  • 本申请提供了一种半导体器件及半导体器件的终端结构的制备方法。半导体器件包括有源区和位于有源区外围的终端结构,终端结构包括:半导体基区,半导体基区具有第一表面;半导体层,半导体层位于第一表面上,在第一方向上半导体层具有相对的第一端面和第二端面...
  • 本发明公开了一种含复合栅介质结构的抗单粒子栅穿VDMOS器件及其制备方法,该复合栅介质结构是一种SiO2/高K介质/Si3N4的三明治栅结构:底层薄SiO2保证界面质量,中间高K介质大幅降低栅极电场强度,顶层富硅Si3N4作为电荷陷阱缓冲层...
  • 本申请公开了一种半导体器件及制作方法、功率模块、功率转换电路和车辆。半导体器件包括:半导体本体,第一区域位于第一表面,阱区位于第一区域远离第一表面的一侧;第一表面设置有栅极沟槽,栅极沟槽包括沟槽侧部、沟槽槽角部和沟槽底部,沟槽槽角部连接沟槽...
  • 一种半导体装置可包括基底绝缘层、在基底绝缘层的下绝缘图案上延伸的半导体图案、堆叠在半导体图案上的多个沟道层、围绕所述多个沟道层的栅极结构、在栅极结构的相对侧和半导体图案上的源极/漏极区域、包括连接到源极/漏极区域的接触区域的背侧接触结构、以...
  • 本发明公开了一种双界面层优化的铁电场效应晶体管FeFET及其制备方法,属于微纳电子学技术领域。本发明FeFET结构包括硅衬底、源、漏、栅叠层结构和栅金属电极,栅叠层结构包括优化的双界面层和铪锆氧铁电层,双界面层包括下层氧化硅界面层和上层氧化...
  • 发明涉及氮化镓半导体技术领域,且公开了一种鳍形增强型GaN HEMT器件结构,包括若干个相互并列的鳍形结构,所述鳍形结构从下向上依次包括有衬底、缓冲层、氮化镓通道层以及铝镓氮势垒层;其中,所述衬底包括底层和鳍层,所述鳍层位于底层的竖直方向,...
  • 本申请公开了一种带有GaN插入层的增强型HEMT器件、制备方法、芯片及设备,该器件包括:衬底层,依次位于衬底层上的过渡层、缓冲层、沟道层、势垒层;GaN插入层和Mg掺杂的p‑GaN层,依次位于势垒层上;隔离结构,位于增强型HEMT器件的侧壁...
  • 本发明涉及一种具有双PN结场效应协同调控的抗辐照加固GaN HEMT,属于微电子技术领域。该器件针对现有GaN HEMT抗单粒子烧毁能力弱且加固结构牺牲电气性能的问题,通过在其势垒层中引入正向PN结以调制横向电场分布,降低漏极电场峰值,并在...
  • 本发明提供一种半导体器件及其制备方法,基于图案化的牺牲层在栅极结构与漏极结构之间形成至少一个电子调节层,且电子调节层被配置为三五族化合物,并靠近漏极结构及栅极结构的电子调节层与其均为非接触设置,电子调节层可产生较高的供体状态界面密度以在电子...
  • 本发明实施例提供一种半导体器件及半导体器件的制作方法,涉及半导体技术领域。该半导体器件包括衬底;设置于衬底一侧的沟道层;设置于沟道层远离衬底一侧的势垒层;设置于势垒层远离衬底一侧的电极层,电极层包括控制极、第一极和第二极;设置于势垒层远离衬...
  • 本发明提供一种半导体器件及其制备方法,通过在势垒层中形成具有刻蚀选择比(一般刻蚀选择比比较高)的阻挡层,使其既具有势垒层的作用同时具有刻蚀停止层的作用,改变了现有的栅极材料层与势垒层之间由于栅极材料层很难刻蚀导致两者之间的刻蚀界面很难控制,...
  • 本公开实施例提供了一种GaN功率器件,由下至上依次包括:衬底层、缓冲层、GaN沟道层、AlGaN势垒层、钝化层以及外延生长的GaN功率器件和温度传感器;在所述的温度传感器与GaN功率器件之间还设有中间隔离带。通过本公开实施例的方案,能够优化...
  • 本发明公开了一种半导体芯片,包括设置在衬底上的半导体叠层,半导体叠层设有功能区域,半导体叠层上设有保护结构,从俯视图上看,保护结构设置在功能区域的外围;保护结构包括至少两层金属层;每一层的金属层包含至少一段金属段;上层的金属层部分叠设在下层...
  • 本申请涉及半导体技术领域,具体涉及一种外延结构及其制备方法和半导体器件,该外延结构,包括依次堆叠的衬底、成核层、缓冲层、高阻层、沟道层、插入层和势垒层;所述缓冲层包括堆叠在一起的至少两个子层;所述子层的铝平均摩尔含量为W平,在沿所述成核层至...
  • 本发明公开了一种提高刻蚀石墨烯量子点电输运特性的方法及器件结构,属于低温输运测试技术领域。其方法包括以下步骤:制作刻蚀石墨烯量子点器件;降温做初步电输运表征;经数次“样品电极接地保护‑升温至200K以上或室温‑重新降温‑电输运表征”循环处理...
技术分类