Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本说明书一个或多个实施例提供了一种应用于现代浏览器的文件系统、方法及装置。该文件系统包括存储层和服务层,其中,存储层包括运行内存和源私有文件系统;服务层,包括联合文件系统,联合文件系统通过对临时型文件系统实例和持久型文件系统实例合并而得到;...
  • 本发明公开了一种基于键值对的文件元数据存储与索引方法,属于计算机存储技术领域,该方法包括:采用文件全局绝对路径分段哈希方法将用户输入的文件全局绝对路径映射为对应的文件键,可以实现将文件变长路径映射为定长的键;设计了内存‑持久外存混合的索引树...
  • 本发明涉及芯片设计技术领域,特别是涉及一种基于空间域的脉动阵列,包括N×M行算术逻辑单元、顶层存储单元和底层存储单元;每个算术逻辑单元包括加法器、乘法器和流水线时序单元;乘法器的输出端接入加法器的输入端,乘法器的输入端接入流水线时序单元的输...
  • 本申请涉及集成电路设计技术领域,特别是涉及一种基于多路径的张量数据加载系统,该系统以流处理器经过片上网络到达内存控制器的第一数据通路作为流处理器的目标数据通路,能够利用GPU芯片中已有的片上网络通路,区别于现有技术,允许目标数据通路不经过第...
  • 本发明提供一种人工智能芯片及协作线程束计算方法。人工智能芯片包括分别对应于M个线程束的M个线程束单元及线程束资源分配单元,其中M为正整数。线程束资源分配单元耦接M个线程束单元。线程束资源分配单元初始化M个线程束单元,以分配M个线程束编号及M...
  • 本发明提供一种人工智能芯片及其操作方法。该人工智能芯片包括共享内存、执行单元以及加载存储电路。加载存储电路耦接至共享内存以及执行单元。加载存储电路从共享内存一次性连续提取多个迭代所需的多个原像素数据作为多个经缓冲像素数据。在第一迭代中,滑动...
  • 本公开的实施例提供一种人工智能芯片及其操作方法。人工智能芯片包括至少一个指令发射单元、指令分类单元、存储访问队列单元以及计算任务队列单元。指令分类单元耦接至至少一个指令发射单元、存储访问队列单元以及计算任务队列单元。指令分类单元将至少一个指...
  • 本发明涉及信号处理领域,公开了一种适配统一概率图计算及其硬件电路的数据流优化方法、系统、介质及设备,获取概率图模型,基于硬件电路实现概率图模型中变量节点与校验节点之间相互的消息传递;其中,概率图模型包括变量节点、校验节点和无向边,无向边用于...
  • 本发明涉及信号处理领域,公开了一种统一概率图计算架构功耗优化方法、系统、介质及设备,其包括:面向多任务的统一概率图,通过动态调控概率迭代计算过程中消息传递数据流,以对消息传递数据流进行稀疏优化;基于优化后的消息传递数据流,通过存算一体特性器...
  • 本发明涉及动态学习模型加速技术领域,公开了基于FPGA的动态学习模型加速方法,其包括获取计算任务描述文件、生成适配FPGA的任务执行序列、映射至逻辑单元阵列并利用并行计算能力完成加速。还涉及分布式环境中的多FPGA协同加速及配套装置与存储介...
  • 本公开实施例公开了一种支持任务调度的片上系统、任务调度方法、介质和设备,片上系统包括:处理器,被配置为确定片上系统待执行的任务集,确定片上系统中能够执行任务集中的第一任务的第一加速器,以及确定第一加速器执行第一任务的第一调度信息;用于调度第...
  • 本公开实施例公开了一种片上系统、中断处理方法、介质和设备,其中,片上系统包括:至少一个任务处理电路,至少一个任务处理电路中任意的第一任务处理电路被配置为执行预设类型的任务,以及响应于预设类型的任务执行完毕,生成第一中断信号;中断处理电路,被...
  • 公开了一种支持时间维度上合并访存请求的处理器及数据访存方法。其中,支持时间维度上合并访存请求的处理器,包括:计算电路,计算电路用于生成对应相同的请求访问地址的多个访存请求;控制电路和缓冲电路,控制电路用于控制缓冲电路缓存多个访存请求;缓冲电...
  • 本发明公开了一种交叉阵列中的三值存算一体电路,该三值存算一体电路是由基于2×4三值忆阻交叉阵列结构电路实现的组合逻辑电路,包括三值忆阻交叉阵列中正三值编码器的实现、三值忆阻交叉阵列中正三值译码器的实现、三值忆阻交叉阵列中正三值比较器的实现。...
  • 本发明提供一种片上网络路由器以及片上网络路由器的数据包传输方法,该片上网络路由器的输入处理模块用于将接收的多个待传输数据包存储至输入缓冲区,并将接收的待传输数据包的头部信息发送至路由器模块;路由器模块用于对接收的头部信息进行路由计算,确定各...
  • 本申请涉及一种基于余数系统的混合存内计算架构及装置。该存内计算架构包括:多个计算核、全局缓存模块、数据传输模块和顶层控制模块;数据传输模块用于在顶层控制模块的控制下获取输入矩阵和权重矩阵,并将输入矩阵和权重矩阵通过全局缓存模块发送至各计算核...
  • 本申请公开了一种IO‑LINK通信控制系统及IO‑LINK传感器,其中通信控制系统包括:IO‑LINK芯片以及与所述IO‑LINK芯片连接的微控制器,所述微控制器配置有:信号检测模块,用于检测IO‑LINK芯片的MON引脚信号,根据MON引...
  • 本公开提供了一种数据处理方法、装置及系统、电子设备和存储介质,该方法应用于第一板卡的第一处理器中,所述方法包括:基于第二板卡通过所述第一板卡的第一通信接口传递的第一数据帧,确定第二数据帧;其中,所述第一板卡还包括第二处理器和至少一个通信接口...
  • 本发明公开了一种基于Retimer卡和PCIe Switch芯片的GPU Box硬件解耦系统,属于计算机硬件架构与高速互联技术领域。该系统通过将Retimer卡与PCIe Switch芯片集成于独立GPU Box中,构建CPU服务器与GPU...
  • 本申请实施例提供一种计算系统,该计算系统包括至少一个节点组、以及节点组对应的管理系统,其中,节点组与对应的管理系统连接,管理系统用于为节点组提供如下至少一项服务:与外部设备的通信服务、供电服务、散热服务或任务管理服务,外部设备为节点组和管理...
技术分类