Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明涉及一种集成双肖特基二极管的垂直沟槽型氮化镓超结MOSFET器件及其制备方法,属于半导体技术领域。本发明将超结结构应用于垂直沟槽MOSFET中,交替排列的p/n‑柱形成了漂移区内的横向电场,刻蚀沟槽填充肖特基金属,同时与n‑柱形成N型...
  • 本公开涉及半导体器件及其形成方法。通过在纳米结构沟道周围沉积共形牺牲间隔件层,然后蚀刻牺牲间隔件层以使得牺牲间隔件层仅作为牺牲间隔件保留在垂直相邻的纳米结构沟道之间,来在垂直相邻的纳米结构沟道之间形成牺牲间隔件。可流动沉积技术可用于在具有大...
  • 本公开实施例提供了一种半导体器件的形成方法以及半导体器件,其形成方法,具体包括:提供基底,所述基底内形成有漂移区;在所述漂移区中形成第一深阱区和第二深阱区;形成第一阱区和第二阱区,第一阱区位于所述第一深阱区的上侧,第二阱区位于所述第二深阱区...
  • 本发明公开了半导体器件的制造方法及半导体器件,包括:提供半导体结构,其中,半导体结构包括电阻功能区,电阻功能区形成有伪栅结构;移除电阻功能区的伪栅结构,以形成至少两个第一凹槽,并在电阻功能区形成第一电阻层,以形成电连接的至少两个电阻结构,其...
  • 本发明公开了半导体器件的制造方法及半导体器件,包括:提供半导体结构,包括第一功能区、第二功能区和电阻功能区,每一功能区形成有伪栅结构,且第一功能区的伪栅结构的宽度大于电阻功能区的伪栅结构的宽度;移除第一功能区的伪栅结构形成第一凹槽,以及移除...
  • 互补场效应晶体管(CFET)形成为具有产生不同阈值电压的功函金属层的不同组合。方法包括在衬底的第一区域上方形成第一纳米结构;在衬底的第二区域上方形成第二纳米结构;在衬底的第三区域上方形成第三纳米结构;在第一纳米结构上沉积第一栅电极层;在第二...
  • 本申请提供了一种优化锗硅外延生长的方法及半导体器件。方法包括:在衬底上形成浅沟槽隔离、栅极结构和源漏极区域,在源漏极区域形成沟槽,包括西格玛沟槽和半西格玛沟槽;在沟槽内选择性生长锗硅外延层,在西格玛沟槽内形成了第一嵌入式锗硅,在半西格玛沟槽...
  • 本发明属于半导体技术领域,公开一种半导体器件中西格玛沟槽的制作方法,包括:提供一衬底,衬底包括第一器件区和第二器件区;第一器件区的第一有源区上形成有PMOS区栅极和PMOS栅极掩膜层;使PMOS栅极掩膜层的顶部暴露在第一器件区形光刻胶层外部...
  • 本发明提供了一种金属栅极结构及其制备方法,所述金属栅极结构的制备方法包括:提供衬底,其上具有P型栅极沟槽及N型栅极沟槽;依次形成第一金属阻挡层及铝层覆盖所述P型栅极沟槽及所述N型栅极沟槽的内壁;对所述铝层执行图形化工艺,去除所述P型栅极沟槽...
  • 本发明涉及一种半导体装置及其制作方法。所述半导体装置包括在中压器件形成区形成的包括第一栅介质层、第一栅极、第一源区和第一漏区的中压MOS器件,以及在低压器件形成区形成的包括第二栅介质层、第二栅极、第二源区和第二漏区的低压MOS器件,所述中压...
  • 本发明涉及一种半导体装置及其形成方法。所述半导体装置包括在衬底表面区域的中压器件形成区形成的第二栅极、栅极材料块、第一中压器件侧墙、第二中压器件侧墙、第二源区和第二漏区,其中,位于第二栅极侧面的栅极材料块、第一中压器件侧墙和第二中压器件侧墙...
  • 本发明提供一种半导体结构及其形成方法,所述半导体结构的形成方法包括:提供一半导体衬底,所述半导体衬底包括第一区域和第二区域;形成厚氧层,所述厚氧层覆盖所述第一区域和所述第二区域;形成阻挡层,所述阻挡层覆盖所述厚氧层;形成图形化的光阻层,所述...
  • 一种方法包括:在衬底的第一表面上交替地堆叠多个牺牲层和多个沟道层;将多个沟道层划分为多个纳米片堆叠件;在多个纳米片堆叠件之间形成占位件和占位件上的源极/漏极区域;在已经去除了多个牺牲层的区域中形成第一栅极结构;蚀刻衬底的第二表面的一部分以在...
  • 一种功率半导体器件,包括:半导体衬底;功率晶体管,其形成在半导体衬底的单元场中;参考端子;感测端子;以及耗尽型感测晶体管,其集成在半导体衬底中并具有为第一导电类型的电压抽头区域。电压抽头区域电连接至感测端子并且跟随功率晶体管的漂移区电位,直...
  • 本申请提供了一种具有限流装置的共源共栅级联型GaN器件,包括高压耗尽型GaN‑HEMT、低压Si‑MOSFET以及限流装置,所述限流装置设置在所述高压耗尽型GaN‑HEMT的栅极与所述低压Si‑MOSFET的源极之间,其特征在于:所述限流装...
  • 本公开提供了一种集成器件及其制备方法,属于电力电子领域。该集成器件包括:隔离环和至少两个间隔排布的晶体管,各所述晶体管的金属电极均位于同一外延层上;所述隔离环位于所述外延层上,且与各所述晶体管的金属电极位于所述外延层的同一侧,所述隔离环环绕...
  • 提供了一种半导体器件,所述半导体器件包括:下源极/漏极图案;下沟道结构,所述下沟道结构连接到所述下源极/漏极图案;下栅电极,所述下栅电极与所述下沟道结构交叠并且在第一方向上延伸;下有源接触,所述下有源接触位于所述下源极/漏极图案上;上沟道结...
  • 本申请案涉及包含SOI CMOS晶体管对的设备。本公开的一些实施例提供一种设备,其包括:存储器单元阵列区;及包含绝缘体上硅SOI互补金属氧化物硅CMOS晶体管的外围区。所述SOI CMOS晶体管对包含半导体衬底中的掩埋氧化物BOX层,及所述...
  • 本公开的阵列基板、显示面板及显示装置,包括衬底基板,衬底基板包括显示区,显示区包括阵列排布的多个子像素区;数据线,在子像素区的列间隙处延伸,数据线包括在沿行方向排列的相邻子像素区之间的数据部;第一晶体管,位于显示区内,第一晶体管的第一极与数...
  • 本申请公开了一种显示面板及其制备方法,第一有源层和第二有源层位于基板上,第一有源层位于显示区,第二有源层位于非显示区。第一绝缘层包括位于显示区且覆盖第一有源层的第一子绝缘层,第一绝缘层的材料包括有机绝缘材料。第二绝缘层包括第三子绝缘层和第四...
技术分类