Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请提供了一种半导体器件的制造方法,包括以下步骤:提供外延结构,所述外延结构包括沟道层、形成在所述沟道层上方的势垒层;在所述势垒层上方形成第一钝化层,在欧姆电极区域处,将第一钝化层和势垒层进行刻蚀开口,从而将欧姆电极区域处下方的沟道层向外...
  • 本申请提供了一种氮化镓功率器件的制备方法,包括以下步骤:提供衬底,在衬底上形成外延结构、至少两个电极以及场板,在场板的上方形成TEOS层;在TEOS层的上方形成第一电荷平衡介质层,在第一电荷平衡介质层上方形成金属电极层,对金属电极层进行过度...
  • 本公开涉及具有金属背面场板的晶体管器件。使用各种技术,在工艺结束时形成金属背面场板。在一个示例中,生长GaN层,制造HEMT,并减薄基板。通过减薄的基板和GaN外延形成通孔,到达源极电极的下侧,然后沉积金属背面场板。在另一个例子中,用于背面...
  • 本公开提供的碳化硅晶体管的制造方法及装置、晶体管和电子设备,在所述晶体管中,按照晶体管中心区域中元胞结构的JFET区深度大于晶体管其他区域中的所述元胞结构的JFET区深度的方式,进行所述元胞结构的排布,得到制造完成的晶体管;其中,所述晶体管...
  • 一种半导体器件包括:下层间绝缘层;第一多个底部纳米片;第一多个上部纳米片;上部隔离层,在第一多个底部纳米片和第一多个上部纳米片之间;第一底部栅电极,在下层间绝缘层上;第一上部栅电极,在第一底部栅电极的上表面上;以及第一有源切口,在竖直方向上...
  • 提供了用于显示装置的覆盖窗、制造用于显示装置的覆盖窗的方法和电子装置,该方法包括:在窗基底上形成掩模层,窗基底包括第一基底表面、第二基底表面和第三基底表面;以及使用蚀刻剂湿蚀刻窗基底。形成掩模层的步骤包括:在第一基底表面上形成第一掩模和第二...
  • 本发明公开了一种IGBT芯片及其制备方法,所述的IGBT芯片包括连续设置的P型阳极层、N型场截止层和N型衬底层,N型衬底层上设置有源区、过渡区和终端区。在有源区的对应场截止层的形成低掺杂浓度、非均匀分布的场截止层搭配高浓度的阳极区,实现了芯...
  • 本申请公开了一种半导体器件及电子装置,半导体器件包括集电区、第一基区、第二基区、控制极、第一发射区与第一屏蔽区;第一基区设置于集电区沿厚度方向的一侧;第二基区设置于第一基区背向集电区的一侧;控制极设置于沿第一方向相邻的两个第二基区之间,控制...
  • 本发明公开了一种双极晶体管结构及其制造方法,以克服现有技术中因难以兼顾高频特性与低饱和压降而导致的器件性能受限的不足。所述结构包括衬底、外延层、基区结构、发射区、介质层及发射金属层;基区结构含第一、第二掺杂区,第一掺杂区结深大于第二掺杂区,...
  • 本公开提供了具有倾斜基极侧壁的双极晶体管结构及其相关的形成方法。根据本公开的结构包括内部基极,其位于集电极上,并且其上具有发射极。第一外部基极位于内部基极上,并且,第一外部基极包括与内部基极的倾斜侧壁基本对齐的倾斜侧壁。第一外部基极包括与内...
  • 本发明涉及一种双极结型晶体管BJT,其包括:半导体区;及多个金属触点,其定位于所述半导体区的顶部表面上,其中所述多个金属触点包括与一或多个发射极区接触的一或多个第一金属触点及与所述半导体区的主体区的上表面接触的一或多个第二金属触点。一或多个...
  • 本发明属于半导体技术领域,公开了一种Tgate MOS耗尽屏蔽的碳化硅肖特基二极管制备方法及结构,方法包括在外延片表面形成沟槽区域,在沟槽内形成栅极结构,以及在外延层顶部形成场板介质层等步骤。本发明的方法无需高温离子注入和退火工艺,提高了器...
  • 本发明涉及一种结合肖特基接触的沟槽超势垒整流器元胞结构及制备方法,元胞结构包括:衬底层、外延层、P型体区、至少一个第一沟槽、第二沟槽、栅氧化层、多晶硅栅极、第三沟槽、若干N型区、肖特基接触金属、欧姆接触金属、正面金属和背面金属;P型体区位于...
  • 本申请涉及半导体技术领域,本申请提供一种用于降低TMBS器件开关噪声的沟槽优化制造方法,其特征在于,包括:提供一半导体衬底,并在半导体衬底上形成一外延层;在所述外延层上形成沟槽,所述沟槽具有侧壁和底部;在所述沟槽的侧壁和底部形成梯度掺杂P型...
  • 本申请实施例提供的二极管、二极管的制作方法、芯片和电子设备,该二极管包括:衬底,衬底包括相对设置的阳极与阴极;至少一个阱区,设置在衬底的阳极侧;至少一个欧姆接触区,设置在衬底的阳极侧,且一个欧姆接触区与一个阱区接触,形成与阱区并联的等效电阻...
  • 本发明提供了一种深沟槽电容及制备方法,包括:在衬底内形成深沟槽;在深沟槽的内壁形成第一电介质层;在深沟槽上部分第一电介质层表面形成第二电介质层,以缩小深沟槽的开口,第二电介质层还延伸至衬底上方的第一电介质层的表面;向深沟槽内填充多晶硅,多晶...
  • 本申请提供一种堆叠电容及其制备方法、半导体器件。所述制备方法包括提供基层介电层;形成电容主体;电容主体包括堆叠的导电层及位于相邻两层导电层之间的间隔介电层;堆叠电容具有第一连接区、导电层叠区及第二连接区;奇数层导电层位于第一连接区及导电层叠...
  • 本申请涉及半导体技术领域,特别涉及一种半导体器件及其制备方法;器件可以包括衬底和位于衬底的至少一个沟槽电容组件,沟槽电容组件包括:位于衬底的导电区域;位于导电区域的至少两个依次相邻的沟槽,沟槽的侧壁为朝向导电区域凸出的弯曲面,相邻的两沟槽由...
  • 本申请实施例提供一种半导体衬底结构、硅基电容器件及其制备方法、电子设备,该半导体衬底结构包括:衬底,所述衬底上设有低阻区域;图形化电极,形成于所述衬底的低阻区域,包括周期性排列的多个电极支柱单元,所述电极支柱单元的横截面为多边形,相邻两条侧...
  • 本申请涉及一种积层电感器及其制备方法,属于电子元件技术领域。本申请在第一基板上交替通过湿法印刷制备内电极图案和湿法印刷制备层间介质,来实现积层成型,经分切形成介电积层体,可有效避免介电积层体的内电极和瓷体因受力而造成的变形问题,大幅度提升内...
技术分类