Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本公开提出一种金属‑绝缘体‑金属装置结构及其形成方法, 该金属‑绝缘体‑金属装置结构包括设置在一基板上方的一第一导电层以及设置在第一导电层上的一介电叠层。介电叠层包括第一介电层设置于第一导电层上, 且第一介电层具有第一氧浓度。介电叠层还包括...
  • 本发明属于半导体领域, 公开一种基于MFIS结构的新型铁电忆容器及其制备方法, 新型铁电忆容器的衬底上包括第一掺杂区和第二掺杂区, 第一掺杂区的掺杂类型为p型;绝缘层、铁电层以及顶层电极层在衬底上自下而上设置, 覆盖在衬底的第一掺杂区上;衬...
  • 本发明提供一种微纳量级多层堆叠线圈及其制备方法与半导体器件, 属于新型微纳电子器件领域。所述制备方法包括:提供一衬底;在所述衬底上旋涂一层底部聚酰亚胺层;在所述底部聚酰亚胺层上沉积一层金属薄膜, 并湿法蚀刻所述金属薄膜, 形成微纳线圈结构;...
  • 本公开涉及一种半导体器件及其制造方法和电子设备, 该半导体器件, 包括:基板、芯片单元和存储单元, 其中, 基板包括第一金属布线层;芯片单元设置于基板且与第一金属布线层连接, 存储单元设置于基板且位于芯片单元的侧向, 存储单元通过引线与第一...
  • 本发明提供了一种大尺寸2.5D封装方法, 其减小单颗硅转接板的尺寸, 可以显著降低环境颗粒物等缺陷造成的不良率, 从而提高制造良率。其包括如下步骤:S1、设计时将大尺寸的单颗硅转接板分解成两颗或者多颗;S2、被分解后的小尺寸硅转接板进行单独...
  • 本公开提供了一种封装结构和存储模组, 封装基板的封装表面设置有球栅阵列, 且球栅阵列中每一行的球栅数量小于每一列的球栅数量;用于传输命令地址信号的球栅、用于传输时钟信号的球栅以及用于传输片选信号的球栅共同称为第一类球栅, 第一类球栅均位于球...
  • 本发明的名称是具有多个小芯片的可适配存储器系统。本发明提供了一种装置, 该装置包括硅晶片和多个存储器裸片。该硅晶片包括多个控制裸片, 每个控制裸片在第一表面上具有第一接合焊盘。该多个存储器裸片各自在面向该控制裸片的该第一表面的第二表面上具有...
  • 本发明提出了基于RRAM+FCM结构的新型非易失存储器制备方法。所述新型非易失存储器制备方法包括:在衬底上钝化生成SiO2层, 并在SiO2上沉积非晶态HZO层并热退火转换成铁电相HZO;在铁电层上溅射生成金属层, 在所述金属层上沉积阻变层...
  • 本发明公开了一种高一致性阻变存储器及其制备方法, 该阻变存储器包括底电极结构、阻变结构和顶电极结构, 阻变结构的电阻值能够调节。本发明通过在底电极结构上利用热氧化工艺形成对应氧化物, 基于其较低的热稳定性, 通过高温工艺使其扩散进阻变结构中...
  • 本发明公开基于双层铁电异质结的神经形态存内计算器件, 包括依次设置的衬底、底电极层、铁电电介质层、铁电半金属层与顶电极层;底电极层和铁电电介质层形成有第一接触面;铁电半金属层和铁电电介质层形成有第二接触面;顶电极层和铁电半金属层形成有第三接...
  • 本发明公开基于低维半导体和铁电异质结的存内计算器件, 包括依次设置的衬底、底电极层、铁电层、第一低维半导体层、第二低维半导体层与顶电极层;铁电层和第一低维半导体层形成有第一接触面;第一低维半导体层和第二低维半导体层形成有第二接触面。本发明还...
  • 本申请提供一种芯片及其制备方法、电子设备, 涉及半导体技术领域, 在不额外增加垂直晶体管所占的面积的情况下, 增大垂直晶体管的开态电流。该芯片包括层叠设置在衬底上的第一导电层和垂直晶体管, 垂直晶体管包括栅极、栅介质层、第一沟道、第二沟道、...
  • 本申请提供了一种三维存储器及其制备方法。该制备方法包括:在衬底上依次形成牺牲层和叠层结构;形成贯穿叠层结构并延伸至牺牲层的沟道结构和栅极缝隙结构、以及贯穿叠层结构并延伸至衬底的虚设沟道结构, 其中, 沟道结构包括沟道层和功能层;去除衬底和虚...
  • 一种装置包括具有3D存储器结构的存储器管芯, 该3D存储器结构包括阵列区域中的非易失性存储器单元。该非易失性存储器单元通过字线和位线连接。该字线连接到与该阵列区域相邻的楼梯区域中的竖直字线通孔。该竖直字线通孔包括连接到该楼梯区域中的第一字线...
  • 本申请公开了一种应用于存储器件制作过程中的工艺方法, 包括:提供一衬底, 该衬底上用于形成半导体器件的区域包括第一区域和第二区域, 第一区域用于形成存储单元, 第二区域用于形成逻辑器件, 第一区域的衬底上形成有第一氧化物层, 第二区域的衬底...
  • 本申请提供一种ETOX NOR型闪存器件的制备方法, 在形成轻掺杂漏区之后, 在存储区的半导体结构表面和外围逻辑区的半导体结构表面涂覆一旋涂介质层, 本申请利用存储区的半导体结构和外围逻辑区的半导体结构之间的高度差以及旋涂介质层在图形化区域...
  • 本申请公开了一种解决栅极多晶硅损伤的半导体器件制造方法, 旨在解决现有技术中去除单元区硬掩膜层时, 外围逻辑区栅极多晶硅易受损的问题。该方法包括:在栅极多晶硅层上沉积保护层;对单元区处理以去除其内的保护层和栅极多晶硅层;然后去除单元区的硬掩...
  • 本发明公开了一种多晶硅‑绝缘层‑多晶硅堆叠电容结构及其制造方法, 属于半导体制造技术领域。该结构包括:半导体衬底、其上的浮栅、浮栅上的栅间介质层及栅间介质层上的控制栅。浮栅的预定区域表面未形成自对准金属硅化物并形成有至浮栅的接触, 而控制栅...
  • 本发明公开一种存储器装置以及其制作方法, 其中该存储器装置包括半导体基底、浮置栅极以及抹除栅极。浮置栅极与抹除栅极设置在半导体基底之上, 且抹除栅极包括主体部以及第一分支部。主体部沿第一水平方向延伸, 而第一分支部沿第二水平方向延伸且与主体...
  • 本公开实施例提供一种半导体结构及其形成方法、电子设备;其中, 半导体结构的形成方法包括:提供衬底;衬底包括沿第一方向排列的多个存储区域;在存储区域的表面形成堆叠结构;堆叠结构包括沿第二方向和第三方向阵列排布、且沿第一方向延伸的多个晶体管;沿...
技术分类