Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开了一种栅氧结构和半导体器件,该栅氧结构包括半导体层和栅极,所述半导体层为n型SiC或氢终端金刚石衬底,还包括介电层,所述介电层包括BeO层,所述BeO层的一个表面与所述栅极连接,所述BeO层相对的另一个表面包括O终端;所述BeO层...
  • 本申请公开了一种半导体器件,包括:外延层;多个沟槽栅结构;源区;体区;遮蔽层,包括多个第一屏蔽区,所述多个第一屏蔽区呈阵列排布,所述阵列排布的第一屏蔽区至少部分地位于所述沟槽栅结构下方和/或两侧。本申请在沿第一方向延伸的沟槽下方形成多个呈阵...
  • 本申请提供了一种半导体器件及其制备方法,半导体器件包括:基底,包括衬底和外延层,外延层位于衬底的一侧,基底具有第一掺杂类型;多个掺杂区,间隔的位于外延层中,且掺杂区背离衬底的一侧表面位于外延层背离衬底的一侧表面中,掺杂区具有第二掺杂类型;多...
  • 本发明涉及功率半导体封装与电力电子变换技术领域,具体涉及一种混合拓扑功率模块,包括散热基板、外壳、绝缘基板、功率端子、碳化硅芯片及硅基功率芯片组。碳化硅芯片位于桥式拓扑的外管位置,发挥其高频低损耗优势以提升效率和功率密度;硅基功率芯片组位于...
  • 本发明题为“在三维管芯堆叠中包括高热导率材料的集成电路封装”。本文中公开了微电子组装件、相关装置和方法。在一些实施例中,一种微电子组装件可以包括:具有表面的第一管芯;第二管芯和第三管芯,第二管芯和第三管芯具有第一表面和相对的第二表面,其中,...
  • 本发明涉及半导体封装技术领域,并公开了一种MOSFET共线封装控制方法及系统,包括多芯片共线集成单元:负责实现功率电流的低寄生通路与器件高密度排布;状态感知单元:在模块运行过程中实时、同步采集每颗MOSFET关键参数;热‑电协同调控单元:通...
  • 本发明公开了功率半导体封装技术领域的一种高压功率模块封装结构,其包括:衬板安装在基板上;芯片模块安装在衬板上远离基板的一侧;第一电流路径包括上桥臂芯片的漏极与直流正极功率端子相连,栅极与第一栅极电阻的第一端相连,其第二端与第一信号端子相连,...
  • 本申请提供了一种碳化硅MOSFET器件及其制备方法。该碳化硅MOSFET器件包括:基底,一侧表面上具有第一沟槽,基底具有第一掺杂类型;第一掺杂区,位于第一沟槽底部的基底中,且具有第二掺杂类型;栅极结构,位于第一沟槽的侧壁上,且底部与第一掺杂...
  • 本公开提供一种半导体结构及其形成方法,半导体结构形成方法包括:提供基底结构,所述基底结构包括垂直堆叠的第一器件区域和第二器件区域,所述第一器件区域内具有垂直分立的多个第一器件和包围所述第一器件的多个第一牺牲层,所述第二器件区域内具有垂直分立...
  • 本申请提供一种半导体器件及其制备方法,包括:提供衬底,衬底包括第一区域和第二区域,衬底中形成有多个第一隔离结构,第一区域的衬底中形成有第二隔离结构,多个第一隔离结构、第二隔离结构在第一方向上间隔设置,第一方向平行于衬底的表面;在衬底中形成阱...
  • 本发明公开了一种半导体器件的制备方法,属于半导体技术领域,该半导体器件的制备方法,包括提供衬底,所述衬底包括第一区和第二区;依次形成第一栅氧化层、第二栅氧化层和第三栅氧化层,位于所述第一区和所述第二区上;对所述第一区中的第三栅氧化层进行氮化...
  • 本公开提出了一种半导体结构的制造方法,涉及半导体技术领域,该方法包括:提供衬底结构,衬底结构包括位于衬底上相邻的两个鳍片部,每个所述鳍片部包括由第一半导体层与第二半导体层交替堆叠的叠层,第一半导体层的两端具有间隔层,两个鳍片部之间具有开口;...
  • 本申请的实施例公开了半导体结构及其形成方法。该方法包括在第一器件区域中形成第一多层堆叠,在第一多层堆叠上方形成第一栅极堆叠件,在第二器件区域中形成第二多层堆叠,在第二多层堆叠上方形成第二栅极堆叠件,蚀刻第一多层堆叠以形成第一源极/漏极凹槽,...
  • 本公开涉及具有改进的半导体阱的去耦的集成电子器件及其相关制造工艺。提供了一种集成电子器件。示例集成电子器件包括:第一导电性类型的上部半导体区域;第二导电性类型的第一半导体阱和第二半导体阱,该第一半导体阱和第二半导体阱在上部半导体区域中延伸;...
  • 一种半导体装置可以包括堆叠结构,该堆叠结构包括:包括第一阱区的体半导体图案;体半导体图案的上表面上的牺牲膜;以及牺牲膜的上表面上的半导体膜。半导体装置还可以包括:堆叠结构的侧部的器件隔离图案;以及背面布线结构,其在体半导体图案的下表面和器件...
  • 本发明公开一种半导体装置及其形成方法,半导体装置包括基底、沟槽、第一栅极介电层、第一栅极电极以及第一插塞。基底包括一中压区和一低压区。沟槽设置在基底内并位于该中压区内。第一栅极介电层,设置在该沟槽的一平面上。第一栅极电极设置在该第一栅极介电...
  • 本文中提供了形成具有包括叉片设备和全环绕栅极GAA设备的单元的半导体设备的技术,以提高单元性能。该技术可以用于任何数量的集成电路应用中,并且关于逻辑和存储器单元特别有用。叉片设备的电介质脊在第一方向上延伸跨过单元,并且还充当GAA设备之间的...
  • 本公开的发明名称是“具有图案化纳米线缩放的全环绕栅极集成电路结构的制作”。描述了具有图案化纳米线厚度缩放的集成电路结构。例如,一种结构包括装置类型的第一装置,所述第一装置包括水平纳米线的第一垂直布置,以及在第一栅极电介质层之上具有第一导电层...
  • 公开了具有竖向晶体管器件的半导体管芯。本公开涉及一种具有半导体主体(10)的半导体管芯(1),半导体管芯(1)包括:竖向晶体管器件(20),其具有在半导体主体(10)的相对的侧(10.1、10.2)处的第一负载区(21)和第二负载区(22)...
  • 本发明涉及一种具有半导体主体(10)的半导体管芯(1),所述半导体管芯(1)包括:垂直晶体管器件(20);附加晶体管器件(40),包括被配置用于垂直电流流动的沟道区(43.1);延伸到半导体主体(10)中的隔离沟槽(60);由第二掺杂类型制...
技术分类