Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 方法包括形成下部晶体管和下部晶体管上方的上部晶体管。下部晶体管包括位于半导体衬底上方的下部源极/漏极区域,并且下部源极/漏极区域包括面向半导体衬底的底侧。上部晶体管包括位于下部源极/漏极区域上方的上部源极/漏极区域。该方法还包括形成接触开口...
  • 形成半导体器件的方法包括:在互连结构的导电部件的表面上形成自对准材料(SAM),其中互连结构形成在包括晶体管的器件层的第一侧,其中导电部件嵌入互连结构的远离器件层的最外介电层中,并且导电部件的表面由最外介电层暴露;在形成SAM之后,在互连结...
  • 本申请的实施例公开了半导体器件及其形成方法。方法包括形成与多层堆叠件相邻的下部源极/漏极区和上部源极/漏极区,多层堆叠件包括与半导体纳米结构交替堆叠的伪纳米结构,半导体纳米结构包括下部半导体纳米结构和上部半导体纳米结构;去除伪纳米结构;在下...
  • 本公开实施例提供了方法,方法包括:提供衬底;在衬底上形成有源区域,其中,有源区域包括交替堆叠的多个第一半导体层和第二半导体层;在有源区域上形成栅极介电层;在顶部FET和底部FET的栅极介电层上形成图案化的第一偶极材料M;以第一温度T1对栅极...
  • 本申请的实施例公开了半导体结构及其形成方法。方法包括提供一种结构。所述结构包括底部沟道层的堆叠件、位于所述底部沟道层的堆叠件上方的顶部沟道层的堆叠件、夹在所述底部沟道层的堆叠件和所述顶部沟道层的堆叠件之间的隔离部件,以及包裹围绕每个底部沟道...
  • 本公开公开了用于堆叠器件结构(诸如堆叠晶体管)的栅极堆叠件及其制造方法。一种示例性方法包括在衬底上方形成半导体层堆叠件。半导体层堆叠件包括设置在第二半导体层上方的第一半导体层。该方法还包括在第二半导体层周围形成第一类型金属栅极层。该方法还包...
  • 方法包括:接收第一器件组件;接收第二器件组件;以及接合第一器件组件和第二器件组件的半导体层堆叠件以形成第一堆叠结构。第一器件组件包括设置在半导体层堆叠件和第一衬底之间的释放层,并且第一堆叠结构包括设置在释放层和第二器件组件之间的半导体层堆叠...
  • 提供了用于形成半导体器件的方法。方法包括在具有(110)晶体取向的衬底的顶面上方形成每个包括交替的沟道半导体部分和牺牲介电部分的多个鳍结构,其中,多个鳍结构中的相邻鳍结构的每个的沟道半导体部分的侧壁由源极/漏极沟槽暴露,其中,相邻鳍结构的沟...
  • 形成半导体器件的方法包括:通过在鳍上方依次形成介电材料、牺牲材料、第一半导体材料和第二半导体材料而在鳍上方形成层堆叠件;在层堆叠件上方形成伪栅极结构;在伪栅极结构的相对侧上形成源极/漏极区域;在伪栅极结构周围的源极/漏极区域上方形成层间介电...
  • 在本发明提供的一种互补场效应管结构的制备方法中,由于第二GAA器件结构与第一GAA器件结构在垂直于衬底表面的方向上分别位于介质隔离层的两侧,并且,第一GAA器件结构的沟道方向为第一方向,第二GAA器件结构的沟道方向为第二方向,第一方向和第二...
  • 一种半导体器件及其制造方法,制造方法包括:提供基底,基底包括电容区域和非电容区域,电容区域与非电容区域之间具有初始高度差;在基底上形成第一介质层,第一介质层覆盖电容区域和非电容区域,且第一介质层中对应于电容区域的部分与对应于非电容区域的部分...
  • 本发明公开了一种半导体器件的制作方法,属于半导体技术领域。制作方法包括:提供一衬底,在衬底上形成伪栅极和硬掩膜层;在伪栅极两侧形成侧墙结构;形成接触孔刻蚀停止层,接触孔刻蚀停止层的材料与硬掩膜层的材料相同;在接触孔刻蚀停止层上形成层间介质层...
  • 一种半导体结构及其形成方法,包括:提供基底;在所述基底上形成多个半导体鳍,所述基底包括器件区以及位于器件区之间的隔离区;形成横跨所述多个半导体鳍的多个伪栅;在伪栅露出的半导体鳍中形成源漏掺杂层;去除隔离区的源漏掺杂层以及位于源漏掺杂层下方的...
  • 本发明提供一种半导体器件及其制造方法、电子装置,该方法包括:提供衬底,在衬底上形成有多个栅极结构;形成覆盖栅极结构的第一硬掩膜层和第二硬掩膜层;在第二硬掩膜层和第一硬掩膜层中形成露出部分栅极结构的开口;去除露出的栅极结构以及部分衬底以形成多...
  • 本发明涉及一种集成SBD的SiC MOS结构及其制备方法,属于半导体功率器件技术领域。包括依次层叠的N⁺衬底、N⁻漂移区和P型基区;将肖特基结集成于元胞区与终端区之间的主结区域,与正面源极电极金属层直接连接,该集成肖特基结构可以是SBD结构...
  • 本申请公开了一种碳化硅场效应晶体管及其制备方法,包括:自下而上叠层设置的碳化硅外延层、栅氧化层及多晶栅层;多晶栅层中设置有多个串联的PN+结对,各PN+结对中包括第一PN+结及第二PN+结;至少一个PN+结对中的第二PN+结上设置有短接金属...
  • 一种半导体器件,包括:衬底,包括逻辑单元区域和在该逻辑单元区域周围延伸的外围区域;逻辑器件,在逻辑单元区域中,并且包括多个源/漏图案;上有源接触部,在源/漏图案中的一个源/漏图案上,并且电连接到源/漏图案中的一个源/漏图案;下有源接触部,在...
  • 本公开的实施例提供了半导体器件结构及其形成方法。半导体器件结构包括第一源极/漏极区、与第一源极/漏极区相邻设置的第二源极/漏极区、设置在第一源极/漏极区上方的接触蚀刻停止层、设置在接触蚀刻停止层上方的第一层间介电(ILD)层、设置在接触蚀刻...
  • 本公开的实施例提供半导体器件结构及其形成方法。半导体器件结构包括第一源极/漏极区、与第一源极/漏极区相邻设置的第二源极/漏极区、以及设置在第一源极/漏极区上方的接触蚀刻停止层。第一源极/漏极区的顶面被接触蚀刻停止层覆盖。该结构还包括设置在第...
  • 根据本公开的半导体结构包括半导体结构,该半导体结构包括背侧介电层、位于背侧介电层上方的背侧蚀刻停止层(ESL)、位于背侧ESL上方并且沿着第一方向彼此间隔开的第一源极/漏极部件和第二源极/漏极部件、设置在第一源极/漏极部件与第二源极/漏极部...
技术分类