Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明涉及一种差分信号输入电路,包括:滤波单元,连接电源与地线;第一二极管单元,包括第一二极管和第二二极管,第一二极管的正极与第二二极管的负极连接至第一二极管单元的第一端口,第二二极管的正极与第一二极管的负极连接至第一二极管单元的第二端口;...
  • 提供一种电平转换器,电平转换器包括:反相电路,配置为将输入电压反相并且输出反相输入电压;电平转换电路,配置为基于输入电压和反相输入电压输出第一中间电压和第二中间电压;以及缓冲电路,配置为将第一中间电压和第二中间电压反相,并且输出输出电压和反...
  • 本发明公开了一种基于电阻电容交流耦合偏置的负电阻,负电阻通过MOS管交叉耦合连接构成,其利用电阻电容交流耦合偏置的方式将偏置电压与实际输入电压隔离,显著提升偏置精度与稳定性,进而增强负电阻整体性能并抑制失配效应。此外,由于不需要源极退化而直...
  • 本发明公开了基于忆阻器的平衡三值动态逻辑门实现电路,包括根据忆阻器实现的平衡三值动态非门电路、平衡三值动态或非门电路和平衡三值动态与非门电路。本发明所提供的动态逻辑电路广泛应用于超大规模集成电路设计中,可以减小电路面积和提高电路速度。
  • 本申请公开了一种靶场测量系统中分集信号自适应合成电路,所述分集信号自适应合成电路包括:左旋信号幅相调整电路、右旋信号幅相调整电路、自适应增益决策逻辑电路、鉴相逻辑电路、相频误差对称提取逻辑电路、稳相合成逻辑电路,外部输入的左旋零中频信号经过...
  • 本发明公开了一种光电探测器在逻辑电路中的应用,该光电探测器采用上下电极层与半导体层构成的夹层式结构,其中上下电极层分别与半导体层形成肖特基接触或欧姆接触,且不同时形成欧姆接触。通过调控外加偏压与入射光波长和功率,可实现光电流由热电子主导的正...
  • 本发明提供一种快锁定高精度的延迟锁相环,包括压控延迟线VCDL、分频器DIV、鉴相器PD、时间数字转换器TDC、快速锁定控制模块、粗级数模转换器和细级数模转换器,压控延迟线VCDL的输入端连接参考时钟CLK_REF,压控延迟线VCDL由48...
  • 一种光子增强的任意波形线性频率调制信号产生方法及装置,属于调频信号生成技术领域。方法包括通过光电延时干涉模块将压控振荡器输出的线性频率调制信号通过光域延时干涉产生拍频信号作为反馈信号;通过鉴相滤波模块中的鉴相器将反馈信号和参考信号进行比相,...
  • 本发明提供一种延迟锁相环及存储器,该延迟锁相环通过增加分频时钟路径,把参考时钟信号进行K分频并延迟得到K个时钟输出,同时在其各条命令路径中增加与分频时钟路径的K个时钟输出对应的命令分拣功能,进而使每条命令路径有K路命令输出,并利用分频时钟路...
  • 本发明公开了一种DLL锁定检测模块,DLL的VCDL电路包括N级延迟单元,各级延迟单元输出各级时钟信号。DLL正确锁定时,第N级延迟单元输出的第N级时钟信号和时钟输入信号的相位相差一个周期。锁定检测模块用于在时钟输入信号的上升沿处实现如下检...
  • 一种基于相位跳变补偿与极性翻转抑制的高稳定锁相环系统,属于锁相环控制技术领域。本发明针对传统PLL在动态相位突变时超出捕获带宽,引发失锁的问题。包括:鉴相器,用于根据参考信号和锁相环输出信号得到相位差信号;信号检测器,用于根据参考信号和锁相...
  • 本发明公开了一种基于最小二乘法拟合的锁相环实时相位估计方法、装置、设备及存储介质,涉及石油天然气钻井技术领域。本发明采集磁性传感器信号和加速度信号,对加速度信号进行趋势项处理,利用最小二乘法进行相位估计,得到加速度信号相位的实时估计值;对磁...
  • 本发明公开了一种锁相环和电子系统,该锁相环包括鉴相鉴频模块,用于根据参考时钟信号和反馈时钟信号输出控制脉冲;电荷泵模块,用于根据控制脉冲生成方向相反且电流值成预设比例的电流信号,并输入至放大器;环路滤波模块,第一电容串联在放大器的第一输入端...
  • 本发明提供了一种提高锁相源杂散抑制的LC谐振电路,属于机载射频技术领域,所述电路包括电容C1、电容C2、电容C3、电容C4、电阻R1、二极管N1以及电感L1,其中,电容C1、电容C2以及电感L1并联组成谐振子电路,电容C3和电容C4连接在谐...
  • 本发明涉及集成电路领域,特别是一种多注入锁定的环形行波振荡器,以及基于该环形行波振荡器的多普勒雷达和生理特征探测设备。包括16个感性元件;4个可变电容和4个镜像注入电路。感性元件依次相连并首尾相接。每两个相邻的感性元件构成一个移相通道并依次...
  • 本发明公开了一种快速同步的时钟同步电路,包含频率检测模块、时钟选择模块、第一时钟同步模块、第二时钟同步模块和第三时钟同步模块,频率检测模块检测外部时钟信号CLK_EX,当外部时钟信号CLK_EX为空时,使能信号EN_H=0,当外部时钟信号C...
  • 本申请为一种级联多回路锁相环(CMPLL),包括根据层级排列的一主回路及多个次级回路。所述主回路在层级中最高,且每个次级回路由层级中更高回路的组件完成。较低层级的每个回路提供相应的校正信号,用以校正一或多个较高层级回路的规范频率的任何漂移。...
  • 本发明公开了一种频综模块,涉及射频频率综合技术领域,包括,所述控制板包括可编程逻辑器件、串行接口电路和电压转换电路,可编程逻辑器件经串行接口电路分别与第一锁相合成器和第二锁相合成器连接,电压转换电路分别与固定本振板、跳频本振板和功分时钟板连...
  • 本申请公开一种数字扩频时钟电路和芯片。数字扩频时钟电路包括伪随机数生成器、频率扩展计数器和相位累加器。伪随机数生成器用于生成伪随机数;频率扩展计数器用于生成周期性变化的输出值;相位累加器用于基于输入值生成对应频率的分频时钟信号,相位累加器的...
  • 本申请公开一种数字扩频时钟电路和芯片。数字扩频时钟电路包括伪随机数生成器、频率扩展计数器和相位累加器。伪随机数生成器,用于生成伪随机数;频率扩展计数器的输入端连接伪随机数生成器的输出端;相位累加器用于基于输入值生成对应频率的分频时钟信号,相...
技术分类