Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 一种半导体装置,包括:下层间绝缘层;位于下层间绝缘层的上表面上的绝缘图案;位于绝缘图案上的多个底部纳米片;位于多个底部纳米片上的纳米片隔离层,纳米片隔离层包括绝缘材料;位于纳米片隔离层的上表面上的多个上纳米片;位于绝缘图案上的栅电极,栅电极...
  • 本发明提供一种屏蔽栅沟槽型场效应晶体管及其制备方法,包括:半导体衬底;外延层;多个沟槽,形成在外延层中;源介质层,设置于沟槽的下部;第一多晶硅层,填充于沟槽的下部;栅介质层,设置于沟槽的上部;第二多晶硅层,设置于沟槽的上部,第一多晶硅层与第...
  • 本发明公开了一种高电子迁移率氧化镓基环栅鳍式晶体管及制作方法,主要解决现有同类器件沟道迁移率小,导通电阻大和电流拥挤效应的问题。其包括衬底(1)、阻挡层(2)、沟道层(3)、沟道层外环和中心区域的源漏电极(4, 5)、源漏电极之间的栅介质层...
  • 本发明公开了一种低导通电阻的氧化镓基功率场效应晶体管及其制作方法,主要解决现有技术沟道导通电阻大、击穿电压低的问题。其自下而上包括衬底、阻挡层、导电沟道层,该导电沟道层和阻挡层的一端贯穿有沿着栅宽方向分布的若干凹槽,凹槽内设有铁电极化层,相...
  • 本发明公开了一种高电子迁移率氧化镓基横向FinFET器件,主要解决现有同类器件沟道迁移率小,导通电阻和热阻效应大的问题。其自下而上包括衬底(1)、阻挡层(2)、沟道层(3),该沟道层(3)采用Fin结构,其两端分别为源电极(4)和漏电极(5...
  • 本发明提供一种具有应变漂移区的超结MOSFET结构。包括:高掺杂N型Si衬底、轻掺杂N‑缓冲层、P型SiGe外延层、沟槽、N型Si层、梯形栅极沟槽、Pbody区、高掺杂P+区和高掺杂N+区,所述轻掺杂N‑缓冲层设置于所述高掺杂N型Si衬底上...
  • 本申请提供一种半导体功率器件及其制备方法,半导体功率器件包括:半导体衬底层;位于半导体衬底层在第一方向一侧的漂移层;位于漂移层中的阱区,在第二方向上相邻的阱区之间具有JFET区,JFET区的导电类型和阱区的导电类型相反;其中,JFET区包括...
  • 本发明提供一种半导体器件及其制造方法。方法包括:提供衬底,在衬底上形成第一外延层;向第一外延层中注入第一导电类型的杂质以形成与衬底中埋层连接的第一隔离区;然后在第一外延层上形成第二外延层。本发明通过将传统的单次厚外延和高能注入工艺,分解为两...
  • 本发明提供一种提升充电电流的升压MOSFET结构及其制造方法。该结构在作为漂移区的N型外延层下方,于P型衬底内增设了N型注入层及位于其内的P型注入层,二者共同构成与漂移区并联的附加电流通路。该设计有效降低了器件的总导通电阻,显著提升了充电电...
  • 本公开内容提供了具有肖特基接触结构的功率半导体器件。该功率半导体器件包括:在第一方向上以预定的间隔间隔开的栅极区;定位在栅极区之间的第一导电型的高掺杂源极区;设置在第一导电型的高掺杂源极区上的源极接触区;在与第一方向相交的第二方向上以预设的...
  • 本发明公开了一种元胞区结构及其制作方法, 所述元胞区结构,包括 : 自下而上顺序形成在衬底及外延层上的阱注入、源注入和接触孔介质层,屏蔽栅介质层形成在深沟槽中,屏蔽栅多晶硅形成在屏蔽栅介质层中,第二栅多晶硅形成在屏蔽栅多晶硅上方的栅氧化介质...
  • 本发明提供了一种芯片结构及具有其的制作方法、车辆。包括:衬底层和N型漂移层,N型漂移层设置于衬底层的上表面,在N型漂移层上表面设置有Pwell层,Pwell层的外层设置有第一N+层;第一N+层上开设有多个U型沟槽,U型沟槽从第一N+层的上表...
  • 本申请公开了一种半导体器件及其制备方法,涉及半导体技术领域,本申请的半导体器件,包括衬底以及分别设置于衬底相对两侧的漏极金属和漂移层,漂移层包括主元胞区和采样区,主元胞区用于设置VDMOS,采样区设置采样场效应管以及隔离结构,隔离结构包括环...
  • 本发明公开了一种碳化硅MOSFET器件及其制备方法,属于半导体技术领域,器件从下至上包括:漏极金属、N+型碳化硅衬底、第一N‑型碳化硅外延层、第二本征型碳化硅外延层、层间绝缘介质和源极金属;在第二本征型碳化硅外延层内有P型体区和N+型源区,...
  • 本发明公开了一种P型薄膜晶体管及其制备方法,属于集成电路微纳电子器件领域。本发明采用锗/铝薄膜周期性交替叠层结构作为有源层,通过后退火工艺促使其结晶,从而实现P型晶体管特性。所制备的薄膜晶体管性能出色,具有实际应用潜力,工艺流程简洁、成本低...
  • 本发明公开了一种薄膜晶体管突触器件及其制备方法。该薄膜晶体管包括栅电极、栅介质层、沟道层以及源漏电极;所述沟道层由不同载流子浓度的氧化物薄膜构成,具有N++–N–N++复合结构;所述沟道层包括位于中部的IGZO薄膜以及分别位于两端的IZO薄...
  • 本发明公开了一种平台电位神经元晶体管、制备及工作方法。结构包括硅衬底、漏电极、源电极、二维半导体沟道材料、绝缘隧穿层、浮栅存储层、绝缘栅介质以及栅电极构成的二维浮栅存储器。在其中浮栅存储器的漏电极上制备一个阈值开关器件,阈值开关器件在低于阈...
  • 本申请公开了一种二极管P+保护环的制备方法和二极管,所述二极管P+保护环的制备方法包括步骤:在晶圆上涂覆一层乳胶硼源,并烘干所述乳胶硼源;将所述晶圆和所述乳胶硼源放入具有氮气与氧气混合气体的扩散炉管中,并对所述乳胶硼源进行加热分解,以形成包...
  • 本发明提供一种高沟槽密度的IGBT。该IGBT中,多个栅极沟槽设置在基底中且在基底顶面平行伸长,栅电极填充在栅极沟槽内且沿着栅极沟槽伸长的方向伸长,多个发射极接触孔设置在基底上,每个发射极接触孔横跨多个栅极沟槽且部分嵌入栅极沟槽内,发射极接...
  • 本发明公开了一种半超结器件的终端结构中,半超结结构包括:第一和第二外延层,第二外延层中形成超结结构。终端区环绕在有源区的周侧。在终端区中,各超结结构的第二导电类型柱浮置并为浮置柱。在终端区内侧的各第二导电类型柱都为和第一正面电极连接的电极连...
技术分类