Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
  • 我要求购
  • 我要出售
官方微信客服

官方微信客服
官方微信客服

官方微信客服
最新专利技术
  • 一种晶体管、芯片、半导体器件及电子设备
    一种晶体管、芯片、半导体器件及电子设备_华为技术有限公司_202410788776.8
    本申请实施例公开了本申请实施例提供一种晶体管、芯片、半导体器件及电子设备，该晶体管包括源极、漏极、栅极、栅氧介质层、沟道和插入层，栅氧介质层设置于栅极与沟道之间；插入层设置于以下位置中的至少一处：源极和沟道之间、漏极和沟道之间或栅极与栅氧介...
    2026-01-03
  • 半导体器件及其制造方法
    半导体器件及其制造方法_台湾积体电路制造股份有限公司_202511201469.6
    提供了半导体器件，该半导体器件包括第一外延源极/漏极部件、第二外延源极/漏极部件、电连接至第一外延源极/漏极部件和第二外延源极/漏极部件的两个或多个半导体层、背侧源极/漏极接触件和底部介电层。背侧源极/漏极接触件设置在第一外延源极/漏极部件...
    2026-01-03
  • 一种具有铁磁性源漏电极的氧化物半导体薄膜晶体管及其应用
    一种具有铁磁性源漏电极的氧化物半导体薄膜晶体管及其应用_华南理工大学_202511314495.X
    一种具有铁磁性源漏电极的氧化物半导体薄膜晶体管及其应用，其中具有铁磁性源漏电极的氧化物半导体薄膜晶体管，包括栅极、沟道层、栅绝缘层、源极和漏极，所述源极和所述漏极均为铁磁性电极，所述沟道层为氧化物半导体；所述源极和所述漏极利用自旋极化电子注...
    2026-01-03
  • 包括沟槽结构中的硅层的晶体管
    包括沟槽结构中的硅层的晶体管_英飞凌科技奥地利有限公司_202510789552.3
    本公开涉及包括沟槽结构中的硅层的晶体管。提出垂直结型场效应晶体管VJFET。该VJFET包括沿第一横向方向横向布置在台面区域之间的沟槽结构。沟槽结构从半导体本体的第一表面延伸到半导体本体中。每个台面区域包括第一导电类型的台面沟道区域。VJF...
    2026-01-03
  • 一种栅控结型场效应晶体管
    一种栅控结型场效应晶体管_苏州龙驰半导体科技有限公司_202511160745.9
    本申请提供了一种栅控结型场效应晶体管，包括：衬底、形成在所述衬底之上的外延层；第二掺杂类型的沟道区，自所述外延层的顶面向下形成；第一掺杂类型的栅极，形成在所述沟道区之上；浮空的极板金属，形成在所述栅极之上；栅介质层，形成在所述极板金属之上；...
    2026-01-03
  • 一种终端结构的制备方法、芯片
    一种终端结构的制备方法、芯片_深圳天狼芯半导体有限公司_202511148757.X
    本申请属于功率器件技术领域，提供了一种终端结构的制备方法、芯片，在N型碳化硅衬底的正面形成N型漂移区，在N型漂移区上形成主结，在主结的末端预设区域进行刻蚀形成尾部沟槽，使得尾部沟槽的第一侧倾角小于16°，尾部沟槽的第二侧壁延伸至芯片边缘，其...
    2026-01-03
  • 一种异质结量子阱及其制备方法
    一种异质结量子阱及其制备方法_合肥国家实验室_202511374437.6
    本申请提供一种异质结量子阱及其制备方法，提供衬底，通过化学气相沉积法在衬底一侧形成异质结量子阱；异质结量子阱包括依次层叠的第一势垒层、量子阱层和第二势垒层，第一势垒层位于量子阱层和衬底之间，第一势垒层和第二势垒层的材料都为锗硅，在异质结量子...
    2026-01-03
  • 半导体器件及其终端结构、半导体器件的制造方法
    半导体器件及其终端结构、半导体器件的制造方法_无锡华润华晶微电子有限公司_202410733954.7
    本发明涉及一种半导体器件及其终端结构、半导体器件的制造方法，所述终端结构包括：第一JTE环，靠近半导体器件的主结设置，第一JTE环的数量为两根以上，每根第一JTE环与主结的间距都不相同；浮空环，掺杂浓度大于第一JTE环的掺杂浓度，浮空环位于...
    2026-01-03
  • 一种半导体器件及其制备方法
    一种半导体器件及其制备方法_上海超致半导体科技有限公司_202511696568.6
    本发明公开了一种半导体器件及其制备方法，其中，制备方法包括：提供衬底；在衬底的一侧形成外延层；外延层包括隔离区、宽度为N1的第一导电类型柱和宽度为P1的第二导电类型柱；第一导电类型柱和第二导电类型柱交替排布在隔离区远离衬底的一侧；至少一次执...
    2026-01-03
  • 一种金属氧化物半导体量子阱结构及其制备方法
    一种金属氧化物半导体量子阱结构及其制备方法_合肥国家实验室_202511374450.1
    本申请提供一种金属氧化物半导体量子阱结构及其制备方法，该结构包括衬底，以及位于衬底一侧依次层叠的第一势垒层、第一量子阱层、第二势垒层、第二量子阱层、栅氧层和栅极金属层；第一势垒层位于第一量子阱层和衬底之间，第一量子阱层用于向第二量子阱层和栅...
    2026-01-03
  • Flash产品的栅氧化层的制作方法
    Flash产品的栅氧化层的制作方法_杭州积海半导体有限公司_202511337156.3
    本发明提供了一种Flash产品的栅氧化层的制作方法，包括：提供晶圆衬底，采用原子层沉积工艺在晶圆衬底表面形成垫氧化硅层，在垫氧化硅层表面形成氮化硅层；刻蚀氮化硅层和垫氧化硅层形成浅沟槽隔离结构的硬掩模层，进而刻蚀晶圆衬底形成浅沟槽；向浅沟槽...
    2026-01-03
  • 半导体器件、集成电路、电子设备以及半导体器件的制备方法
    半导体器件、集成电路、电子设备以及半导体器件的制备方法_华为技术有限公司_202410765631.6
    本申请实施例提供了一种半导体器件、集成电路、电子设备以及半导体器件的制备方法，涉及电子设备技术领域。半导体器件包括衬底、第一电极、第二电极、沟道层和栅极。其中，衬底中设有第一凹槽。第一电极和第二电极设置在衬底上，且沿第一方向分设于第一凹槽的...
    2026-01-03
  • 一种屏蔽栅功率器件及其形成方法
    一种屏蔽栅功率器件及其形成方法_中晶新源(上海)半导体有限公司_202511291782.3
    本发明提供一种屏蔽栅功率器件，包括：衬底；外延层，所述外延层设置于所述衬底的上表面；沟槽，所述沟槽设置于所述外延层；场氧化层，所述场氧化层沿着沟槽的下部的侧壁设置，沿着沟槽的下部向上部的方向，所述场氧化层的厚度减小；屏蔽栅多晶硅，所述屏蔽栅...
    2026-01-03
  • 一种半导体屏蔽栅功率器件及其形成方法
    一种半导体屏蔽栅功率器件及其形成方法_中晶新源(上海)半导体有限公司_202511291798.4
    本发明提供一种半导体屏蔽栅功率器件，包括：衬底；外延层，所述外延层设置于所述衬底的上表面；沟槽，所述沟槽设置于所述外延层，所述沟槽的截面呈梯形；场氧化层，所述场氧化层至少沿着沟槽的下部的侧壁设置，沿着沟槽的下部向上部的方向，所述场氧化层的厚...
    2026-01-03
  • 一种半导体结构及其制备方法
    一种半导体结构及其制备方法_物元半导体技术(青岛)有限公司_202511252460.8
    本发明提供一种半导体结构及其制备方法，本发明的半导体结构包括：驱动芯片，包括相对设置的第一顶面和第一底面，所述第一顶面设置有第一键合焊盘；逻辑芯片，包括相对设置的第二顶面和第二底面，所述第二顶面上设置有第二键合焊盘；所述驱动芯片和所述逻辑芯...
    2026-01-03
  • 用于IC芯片的嵌套插入体封装
    用于IC芯片的嵌套插入体封装_英特尔公司_202511342357.2
    本文公开的实施例包括电子封装和形成电子封装的方法。在实施例中，一种电子封装包括插入体，其中，所述插入体包括穿过所述插入体的腔室、贯穿插入体过孔(TIV)、以及电耦合到所述TIV的插入体焊盘。在实施例中，所述电子封装还包括：在所述腔室中的嵌套...
    2026-01-03
  • 集成肖特基二极管的氮化镓高电子迁移率晶体管及其制备方法
    集成肖特基二极管的氮化镓高电子迁移率晶体管及其制备方法_电子科技大学_202511313014.3
    本发明属于半导体器件领域，提供一种集成肖特基二极管的氮化镓高电子迁移率晶体管及其制备方法，用以解决传统氮化镓高电子迁移率晶体管(GaN HEMT)缺乏体二极管的问题。本发明通过结构设计实现SBD与GaN HEMT的单片集成，为反向电流提供了...
    2026-01-03
  • 用于制造半导体器件的方法
    用于制造半导体器件的方法_台湾积体电路制造股份有限公司_202511218244.1
    用于制造半导体器件的方法包括：在半导体衬底上形成半导体结构，半导体结构包括在第一方向上设置在半导体衬底上并且在横向于第一方向的第二方向上彼此间隔开的第一源极/漏极区域和第二源极/漏极区域以及设置在第一源极/漏极区域和第二源极/漏极区域之间并...
    2026-01-03
  • 一种薄膜晶体管基互补型电路的集成方法
    一种薄膜晶体管基互补型电路的集成方法_北京大学_202511245226.2
    本发明提供一种薄膜晶体管基互补型电路的集成方法，属于集成电路微纳电子器件领域。本发明薄膜晶体管基互补型电路包括电极互连的P型TFT与N型TFT，其中P型TFT与N型TFT可以在同一衬底平面内实现二维共面集成，形成平面型CMOS电路；也可以通...
    2026-01-03
  • 改善PMOS器件负偏压温度不稳定性的方法
    改善PMOS器件负偏压温度不稳定性的方法_青岛澳柯玛云联信息技术有限公司_202410768705.1
    本发明提供一种改善PMOS器件负偏压温度不稳定性的方法，通过采用炉管沉积工艺制备具有拉应力的氮化硅薄膜层，氮化硅炉管沉积工艺是将反应气体源高温加热分解使其进行化学反应，过程中的离子属于热运动，因此到达衬底表面不具有很大的加速度，所以可以有效...
    2026-01-03
首页 上一页 18 下一页
技术分类

专利交易买卖与高校科技成果转化平台

主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务

Copyright ©龙图腾网 版权所有  营业执照  | 皖ICP备12007331号-2 lotut.com 皖公网安备 34010402703815号 中华人民共和国增值电信业务经营许可证