Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 提供了用于执行预加重操作的存储器接口电路及其操作方法。所述存储器接口电路包括校准环电路,校准环电路被配置为:响应于第一时钟信号生成第一脉冲信号,响应于第一时钟信号和第二时钟信号生成第二脉冲信号,通过使用第一可变电容器对第一脉冲信号进行反相和...
  • 本发明公开一种存储单元数据的自动修复方法,其首先对从存储单元中读出的数据进行检测,若检测到单比特错误,则进行纠正,并记录发生错误数据的地址,然后将纠正后的数据写入存储单元的发生错误数据的地址中,对数据进行更新。通过在存储单元外部引入纠错机制...
  • 本申请公开了DRAM静电保护二极管开路故障修复方法、设备及DRAM模块,涉及DRAM技术领域。方法包括:基于第一检测装置对目标DRAM裸芯片的各个管脚的电源端连接的静电保护二极管、接地端连接的静电保护二极管分别进行开路故障检测,以确定发生开...
  • 本公开涉及非易失性存储器中的修整的选择方法、对应设备和计算机程序产品。一种方法包括为NVM设备中的模拟块从候选修整集合中选择修整,使用应用于NVM设备中的模拟块的所选择的修整读取固定模式以获取读取模式,并且检查读取模式是否等于固定模式。响应...
  • 本发明的目的在于更高速地执行多次伽罗瓦域的乘法运算。运算电路通过AND运算与XOR运算执行第一运算,该第一运算相当于分别由p个(p是2以上的整数)三阶张量表示且被串行执行的p个乘法运算,其中该三阶张量输入伽罗瓦域的两个元素并输出作为两个元素...
  • 本发明涉及存储器校准技术领域,具体公开了一种存储器测试设备的inline校准方法,包括以下步骤:在测试程序初始化阶段,定义校准对象、校准触发条件,并在内存中建立校准参数表,所述校准参数表用于存储各测试参数的最新校准值;测试机按照正常测试流程...
  • 本发明公开了一种高速动态随机存取存储器的老化测试系统及方法,该系统包括:测试板,用于承载至少一个待测存储器芯片;控制器,用于生成并输出符合相应存储器技术标准的测试激励信号;电源管理模块,用于根据控制指令为待测存储器芯片提供可调节的供电电压;...
  • 本公开提供了一种参考电流产生电路和非易失存储器。该参考电流产生电路应用于非易失存储器中,该参考电流产生电路包括矫正电流源和电压钳位电路,以及与电压钳位电路电连接的跟踪电流产生电路和电流镜电路,矫正电流源与电流镜电路电连接;电压钳位电路用于接...
  • 本申请公开了一种存储器与存储器操作方法,所述存储器包括:存储阵列,所述存储阵列包括阵列排列的多个存储单元对、以及连接各所述存储单元对的多条字线和多条位线;以及外围电路,所述外围电路与所述存储阵列连接,并根据操作指令产生位线调节电压和位线操作...
  • 本公开涉及一种缓存锁组、存储器及电子设备,该缓存锁组应用于闪存阵列,闪存阵列中每一条位线连接一个缓存锁组,缓存锁组电路包括至少五个锁存电路、第一晶体管、第二晶体管,每个锁存电路包含交叉耦合反相器;其中,一锁存电路的交叉耦合反相器的第一端连接...
  • 一种内存存储装置,包括内存单元阵列、感测放大器装置以及控制器电路。内存单元阵列包括多个内存单元。感测放大器装置通过位线及互补位线耦接多个内存单元当中的至少一个内存单元。感测放大器装置用以检测位线及互补位线的差动对信号,并且输出检测结果。控制...
  • 本发明提出的一种非易失性存储器的读写方法及系统,所述方法包括写入步骤和相应的读取步骤,所述写入步骤包括获取写入命令中的第一数据,根据第一数据中的第一数值的数量占比,确定是否对第一数据进行反写以得到相应的待写入数据和翻转标识位;将翻转标识位写...
  • 三维(3D)NAND闪速存储器阵列的编程过程的控制方法包括:在编程阶段中对3D NAND闪速存储器阵列的位单元进行编程;以及在编程阶段之后的验证阶段中验证3D NAND闪速存储器阵列的位单元是否被编程;其中,编程阶段包括:利用多个编程电压脉...
  • 本公开涉及一种用于读出电阻值的电路、用于读出电阻值的方法和用于编程集成功率开关的接通和关断速度的方法。一种数字电阻值测量方法包括:提供包括第一引脚和第二引脚的半导体芯片,其中第一引脚被配置为被施加第一电压,并且其中第二引脚被配置为被施加第一...
  • 本公开涉及差分锁存感测放大器。典型DRAM用数百或数千亿个存储器单元存储千兆字节GB的数据。在具有如此多的单元的情况下,数千或数百万个单元展现与标称值相差多个标准差的操作特性。感测放大器接收DRAM列的两个差分位线作为输入。所述感测放大器的...
  • 提供了存储设备、存储器装置和存储控制器。所述存储设备可以包括:多个非易失性存储器装置,所述多个非易失性存储器装置分别包括多个裸片上端接(ODT)电路;以及存储控制器,所述存储控制器被配置为:向所述多个非易失性存储器装置当中的第一非易失性存储...
  • 本申请案涉及一种包含感测放大器区及I/O中断区的设备。本公开的一些实施例提供一种设备,其包括:存储器单元区,其包含在第一方向上延伸的多条位线;感测放大器区,其在所述第一方向上邻近所述存储器单元区且包含在垂直于所述第一方向的第二方向上延伸的多...
  • 本公开涉及一种具有使用互补和正交时钟信号的2步测量初始化过程的延迟锁定环。本公开大体上涉及一种用于生成具有期望相位值的输出时钟信号的延迟锁定环DLL。所述DLL可包含用于通过多个延迟单元延迟输入时钟信号以生成具有所述期望相位值的所述输出时钟...
  • 本发明涉及一种实现可重构存储模式切换的方法及存储器件,属于微电子技术领域,解决了现有技术通过集成不同存储特性的硬件单元来丰富芯片存储功能的方法工艺复杂及制造成本高的问题。本发明的切换方法通过改变工作条件(限制电流和/或操作电压),便可使其呈...
  • 本公开涉及用于沿着不同字线的存取计数更新操作的设备和方法。存储器具有带有至少两个行解码器的存储体,每个行解码器控制所述存储体的字线的相应部分。每个字线具有沿着字线存储在另一部分中的相关联的存取计数。举例来说,如果所述存储器接收激活命令和指定...
技术分类