Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请提供一种半导体结构及其制备方法,所述半导体结构包括:有源区;漏区和源区,分别位于所述有源区内;耐压增强结构,位于所述有源区内,所述漏区和所述源区分别位于所述耐压增强结构两侧,所述耐压增强结构的底部的深度,在从漏区向源区的方向上逐渐减小...
  • 本公开涉及具有变化的阈值电压特性的多栅极半导体装置。一种具有变化的阈值电压的实例多栅极半导体装置包含:沟道;源极,其安置在所述沟道上;漏极,其安置在所述沟道上;第一栅极,其在所述沟道上安置在所述源极与所述漏极之间;及第二栅极,其在所述沟道上...
  • 本申请涉及一种碳化硅功率器件及其制备方法,包括:衬底、源极金属、屏蔽区;衬底内包括沿第一方向依次排列的基底、缓冲层、外延层;外延层内包括经由外延层的第一表面向外延层内延伸的阱区,以及沿背离第一方向贯穿阱区,且沿第二方向间隔交替排列的条状MP...
  • 本发明实施例提供了一种集成JBS的MOSFET及其制备方法和芯片,属于芯片技术领域。本发明实施例的集成JBS的MOSFET中,P+型源区在y轴方向上呈间断设置,P型基区位于P+型源区下方的位置也在y轴方向上呈间断设置,P+型源区的间断位置与...
  • 本发明公开了一种PMOS器件源漏区锗硅外延结构及方法,所述PMOS器件源漏区锗硅外延结构,所述PMOS器件具有三维导电通道,包括:种子层、中间层和覆盖层;以及,硼偏析薄层形成在种子层和中间层界面处。本发明在提升PMOS源漏区硼掺杂浓度的同时...
  • 本发明提供一种栅注入型铁电场效应晶体管及其制备方法,属于微纳电子学技术领域。该铁电场效应晶体管的结构包括一半导体衬底、一高掺杂源区、一高掺杂漏区、一金属栅电极和一栅叠层;栅叠层的结构从下至上依次为一沟道绝缘层、一铁电层、一电荷俘获层和一栅极...
  • 一种基于挠曲电效应的新型人工突触晶体管及其制备方法。所述的人工突触晶体管由如下成分构成:源极、漏极、栅极、衬底、沟道层、介电层和封装保护层,其核心在于具有挠曲电响应特性的离子凝胶介电层。利用挠曲应变梯度驱动离子高效迁移,可在低势垒下快速形成...
  • 本申请公开了一种半导体器件及制备方法、功率模块、功率转换电路和车辆,涉及半导体技术领域,一种半导体器件,包括设置有第一表面和第二表面的半导体本体,以及隔离层、栅极绝缘层、栅极结构、源极和漏极。半导体本体还包括JFET区和第一区域,以及阱区。...
  • 本申请公开一种半导体器件及其制备方法、半导体芯片和电子设备,所述半导体器件包括:衬底;栅极结构,所述栅极结构形成在所述衬底的上方;形成在所述栅极结构的侧壁的侧墙结构,所述侧墙结构包括多层侧墙;形成在所述衬底上的轻掺杂漏结构,所述轻掺杂漏结构...
  • 本发明公开了一种具有低关态漏电的增强型PSJ‑HEMT器件,其结构依次包括:衬底、GaN缓冲层、GaN沟道层、AlGaN势垒层、p+GaN/p‑GaN/U‑GaN复合帽层;所述复合帽层的一侧被刻蚀到p‑GaN层,形成p‑GaN/U‑GaN台...
  • 本申请提供一种GaN HEMT器件,包括:第二掺杂类型的衬底;缓冲层,形成在所述衬底之上;GaN HEMT结构层,所述GaN HEMT结构层包括有源区和高阻区;第一深孔,自高阻区的上表面向下形成,且第一深孔的底端进入到衬底内;第二掺杂类型区...
  • 本发明公开了一种具有抗单粒子效应能力的增强型氮化镓HEMT器件及其制备方法,主要解决现有技术抗单粒子烧毁能力有限,无法在高能粒子强辐射环境下长期稳定应用的问题。包括:自下而上的衬底、缓冲层、沟道层、势垒层,及与势垒层上表面接触的p‑GaN帽...
  • 本申请提供了一种用于氮化镓HEMT功率器件,包括:衬底、形成在所述衬底上的外延结构、形成在所述外延结构上的源极、漏极、栅极;所述用于氮化镓HEMT功率器件还包括场板、金属电极层以及形成于所述场板和金属电极层之间的TEOS层,所述用于氮化镓H...
  • 本发明公开了一种抗单粒子烧毁的加固p‑GaN增强型氮化镓器件及其制备方法,主要解决氮化镓器件在空间辐射环境下易发生单粒子烧毁、可靠性不足的问题。包括:衬底和在其上依次生长的成核层、缓冲层、沟道层、势垒层和p‑GaN帽层,刻蚀形成的栅极,以及...
  • 本申请涉及一种p‑GaN HEMT器件及其制备方法。包括:衬底;漂移层,设置于衬底的一侧;势垒层,设置于漂移层背离衬底的一侧;电极层,设置于势垒层背离衬底的一侧,且包括依次形成的p‑GaN层、第一钝化层、源极和漏极;电极层上设置有开口,开口...
  • 本申请提供了一种氮化镓器件,包括:外延结构;形成在外延结构上的源极、漏极及栅极,源极包括源极金属,栅极和漏极之间具有漂移区;第一钝化部,至少部分的第一钝化部覆盖栅极及漂移区;第二钝化部,第二钝化部包括形成在第一钝化部上的第一钝化单元,并且至...
  • 本申请提供了一种具有过温保护电阻的氮化镓功率器件,包括:衬底、形成于衬底上方的外延结构、形成在外延结构上的源极、漏极、栅极;第一场板层,第一场板层位于栅极的上方;氮化镓功率器件还包括过温保护电阻,过温保护电阻与第一场板层经由同种材料淀积刻蚀...
  • 本申请涉及半导体技术领域,公开了一种氮化镓外延结构及其制备方法和半导体器件,所述的氮化镓外延结构,包括从下到上依次堆叠的衬底、成核层、氮化镓2D层、高阻层、沟道层、插入层、势垒层;所述成核层包括从下到上依次堆叠的AlN1层、AlN2层、Al...
  • 本发明公开一种高电子移动率晶体管及其制作方法,其中高电子移动率晶体管包含一氮化铝镓层位于一氮化镓基底上、一氧化硅层位于该氮化铝镓层上,其中具有一开口露出该氮化铝镓层、一氟掺杂区形成在该开口正下方的该氮化铝镓层以及该氮化镓基底中、一氮化铟镓层...
  • 本发明提供了一种VDMOS结构及其制备方法,涉及半导体技术领域。在无需新增光刻版的情况下,通过对介质层依次进行了两次湿法腐蚀处理,暴露出所述N+源区面向所述介质层一侧的部分表面;在形成金属电极之后,金属电极会至少与所述N+源区的侧壁、以及所...
技术分类