Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请公开了一种双端口静态随机存取存储器单元及存储器。该单元包括沿第一方向延伸的至少一根鳍,鳍上具有有源区和栅极结构。在鳍的第一侧布设第一互连金属结构,形成行列排布的第一读写晶体管、第二读写晶体管、第一上拉晶体管和第二上拉晶体管,其中第一上...
  • 一种半导体器件及其制造方法、电子设备,半导体器件包括位于衬底上的至少一个存储单元,存储单元包括:环形的半导体层,沿垂直于衬底的方向延伸;第一导电层,位于半导体层内部;参考节点层,与半导体层连接,配置为向存储单元提供参考电压;读字线和写字线,...
  • 一种半导体结构的制作方法以及半导体结构,该半导体结构的制作方法包括:提供衬底;于所述衬底上形成由多个半导体材料层和多个绝缘材料层交替堆叠的叠层结构;执行侧蚀,去除部分所述多个半导体材料层,以在保留下来的所述多个绝缘材料层之间形成间隙;采用原...
  • 本公开实施例提供一种三维半导体存储器,包括,衬底,位于衬底上的多个有源层,多个有源层在衬底上呈阵列排布,多条位线,分别连接至有源层的一端,多条位线沿第二方向延伸,且多条位线沿第三方向堆叠在衬底上,多个存储单元,分别连接至有源层的另一端,屏蔽...
  • 一种半导体装置,包括:器件隔离区域,其在衬底上限定单元有源区域和外围有源区域;栅极结构,其在水平方向上跨越单元有源区域延伸,延伸到器件隔离区域中,并且具有在器件隔离区域内的端部表面;以及栅极接触插塞,其在单元有源区域和外围有源区域之间接触栅...
  • 一种半导体装置,包括:包括单元阵列区和外围电路区的衬底;形成在衬底的单元阵列区上的电容器结构;在平面图中围绕电容器结构的坝结构;设置在衬底的外围电路区上和坝结构的侧壁上并且包括第一模制绝缘层的外围电路绝缘层;设置在第一模制绝缘层上的第一支撑...
  • 一种半导体存储器装置,包括:位线,其包括第一位线和第二位线;位线接触件,其连接到第二位线;字线,其位于位线和位线接触件上;背栅电极,其与字线分离;沟道图案,其各自在字线当中的字线和背栅电极当中的背栅电极之间沿竖直方向延伸;接触插塞,其各自连...
  • 一种半导体存储器器件,包括:衬底;多个半导体图案,其在衬底上并且在垂直于衬底的上表面的第一方向上彼此间隔开;多个层间绝缘图案,其在第一方向上相邻的半导体图案之间;以及数据存储器件,其在多个半导体图案上,其中该多个半导体图案包括至少一个虚拟图...
  • 本发明提供了一种半导体器件及其制备方法,衬底包括第一区和位于第一区外侧的第二区;电容结构位于衬底上,电容结构包括若干垂直于衬底的方向延伸的底电极,且底电极位于第一区上;第一支撑层位于底电极之间和底电极靠近第二区的一侧;第二支撑层至少位于底电...
  • 提供了一种半导体装置。所述半导体装置包括具有第一侧的第一衬底层,装置形成在该第一侧之上。在半导体装置中,第一电介质结构形成在第一衬底层的其中定位所述装置的第一侧之上。第一电介质结构包括与第一衬底层的第一侧接触的底表面。第一电介质结构的底表面...
  • 实施方式提供一种能够提高集成效率的存储器器件。实施方式的存储器器件具备:第一基板、第二基板及多个布线层,在第一方向上依次分离地排列,这里,所述多个布线层各自在所述第一方向上相互分离地排列;存储柱,在第一方向上延伸,与多个布线层各自交叉的部分...
  • 本发明提供一种半导体装置及半导体装置的制造方法,所述半导体装置能够确保窄间距的布线与通孔的耐压。实施方式的半导体装置具备:多个第1布线层,互相隔开规定距离而排列;多个气隙层,从第1布线层的高度位置突出,分别配置在多个第1布线层之间,沿着第1...
  • 一种半导体结构及其形成方法,结构包括:基底;浮栅结构,位于基底上;介质层,覆盖浮栅结构的顶部和侧壁;补偿侧墙,覆盖浮栅结构两侧底角位置处的介质层侧壁;字线栅结构,分别位于浮栅结构两侧的基底上,字线栅结构分别覆盖浮栅结构侧壁的介质层和补偿侧墙...
  • 本发明公开一种半导体结构及其制造方法,其中该半导体结构包括基底以及存储器元件。存储器元件设置于基底上,且包括浮置栅极、隧穿介电层、控制栅极结构、栅间氧化层、抹除栅极以及字线。浮置栅极设置于基底上。隧穿介电层设置于浮置栅极与基底之间。控制栅极...
  • 本发明提供一种快闪存储器及其制造方法。此方法包括:形成衬垫氧化物于基板上的阵列区与周边区中;进行阵列区衬垫氧化物刻蚀批次控制流程。阵列区衬垫氧化物刻蚀批次控制流程包括:测量在该阵列区中的衬垫氧化物的厚度;刻蚀在阵列区中的衬垫氧化物,直到厚度...
  • 一种存储器结构及其形成方法,其中结构包括:衬底;若干沟道结构,沟道结构分立位于衬底上;浮栅结构,浮栅结构包围沟道结构;控制栅结构,控制栅结构包围浮栅结构;字线结构,字线结构包围沟道结构,且字线结构位于浮栅结构和控制栅结构上方。字线结构、浮栅...
  • 本发明涉及一种NAND存储器、外围结构和沟槽结构形成方法,NAND存储器,包括:存储阵列,对所述存储器阵列进行后端制程BEOL处理的金属结构,以及外围结构,其中,所述金属结构与所述外围结构上的接触结构相接触,所述接触结构为沟槽结构。本发明的...
  • 本申请涉及一种半导体存储器装置。该半导体存储器装置可以包括:存储块,包括多个页面;外围电路,被配置为通过将编程电压、通过电压和校准通过电压分别施加到多条字线来对存储块执行编程操作,该多条字线分别连接到多个页面;以及控制逻辑,被配置为在编程操...
  • 本发明提供了一种半导体器件及形成方法,包括:在衬底的表面依次形成耦合氧化层、浮栅层和氮化层;形成间隔的第一浅沟槽和第二浅沟槽,第二浅沟槽将衬底分为闪存区和逻辑区,第一浅沟槽位于闪存区;在第一浅沟槽内形成闪存结构;在第二浅沟槽内形成第三侧墙;...
  • 一种半导体器件及其制造方法、电子设备。半导体器件包括基底以及位于所述基底上的至少一个晶体管;所述至少一个晶体管包括第一极、第二极、铁电介质层以及沟道层,且所述沟道层与所述第一极、所述第二极以及所述铁电介质层均接触;所述铁电介质层具有第一拓扑...
技术分类