Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 一种半导体器件及其形成方法,本发明涉及于半导体功率器件,为提高器件的可靠性及效能,本发明的通过设置上下两层P型盖层,下层的第一P型盖层的高浓度保证了器件的阈值电压可达到较高的数值,减低增强型器件被误开启的机会,上层第二P型盖层的厚度较薄,当...
  • 本发明涉及一种半导体结构及其制备方法,涉及半导体技术领域,该半导体结构由于在源极沟槽内填充了宽禁带介质层,使电场在横向和纵向上分布得更加均匀平坦,宽禁带介质层可以更精细地调制器件内部的电场,特别是栅极沟槽底部的电场峰值,使得栅极氧化层承受的...
  • 本发明提供一种场效应晶体管的制造方法及场效应晶体管,该场效应晶体管的制造方法包括:在第一导电类型半导体漂移区形成第一沟槽,在第一沟槽的基础上中形成第二沟槽,对第二沟槽中形成的第一氧化层进行各向异性刻蚀,对刻蚀后的第二沟槽进行离子注入,形成超...
  • 本发明属于电力电子技术领域,具体涉及一种基于GaN HEMT的可控电压调节器以及制作方法,包括以下步骤:S1:预处理,提供衬底并对所述衬底进行清洗;S2:生长HEMT外延结构,在所述衬底上生长HEMT外延结构,所述外延层包括依次形成的成核层...
  • 本发明属于半导体器件技术领域,涉及碳化硅功率器件的制备技术,具体提供一种碳化硅半超结沟槽栅MOSFET功率器件的制备方法,用以解决现有技术存在的制造工艺难度大、生产制造成本高的技术问题。本发明设置源极沟槽以增加P柱区的深度,通过在源极沟槽底...
  • 本发明涉及半导体技术领域,特别涉及一种半导体结构及其形成方法,该方法通过先提供包括衬底层和外延层的衬底结构,对外延层进行刻蚀处理,以形成位于所述外延层表面的预设体区;于所述预设体区中沉积目标半导体材料;目标半导体材料与衬底结构的材料不同;对...
  • 本发明公开了一种氮化镓HEMT器件制作方法,包括:在生长衬底上通过MOCVD和/或HVPE工艺形成外延层,所述外延层包括氮化镓沟道层、AlGaN势垒层;在所述AlGaN势垒层上通过沉积工艺形成介质层;在所述外延层及介质层上光刻定义源极、漏极...
  • 一种形成半导体装置的方法包括形成在基板之上突出的第一鳍片结构及第二鳍片结构,在各第一鳍片结构及第二鳍片结构的相对侧上形成浅沟槽隔离区,在浅沟槽隔离区以及第一鳍片结构及第二鳍片结构的顶表面上方、以及第一鳍片结构及第二鳍片结构的侧壁上沉积硬遮罩...
  • 本发明涉及一种高短路能力的平面栅IGBT器件及其制造方法,在常规平面型IGBT的制备的基础上对P型阱区的形成步骤进行调整,即在完成有源区磷注入和推结后,进行P型阱区注入的光刻及硼离子注入,再进行栅极氧化层生长,多晶硅栅极淀积及刻蚀,N+发射...
  • 本发明公开了一种亚微米的微沟槽IGBT,属于功率半导体器件技术领域,包括衬底、若干沟槽和接触组件;包括Gate沟槽和虚拟沟槽,所述Gate沟槽与虚拟沟槽之间通过氧化层与衬底隔绝,且所述Gate沟槽采用多沟槽并联且非全沟道的结构,所述非全沟道...
  • 本发明公开了一种新型槽形SiC IGBT器件,涉及半导体技术领域,包括晶圆,晶圆包括外延层和掺杂区,外延层上设置有槽形区,掺杂区分布在所述槽形区的两侧,外延层中设置有对称分布的浮空岛,浮空岛位于掺杂区的正下方且与掺杂区不接触。通过在外延层设...
  • 本发明涉及功率器件设计技术领域,具体为交替宽窄台面碳化硅超级结肖特基二极管结构及制备方法,该二极管的碳化硅外延层上设置第一导电结构台面,第一导电结构台面包括交替排列的第一台面和第二台面,第一台面的台面宽度大于第二台面的台面宽度;第一台面的P...
  • 本申请涉及半导体技术领域,公开了基于渐变缓冲层的复合终端垂直型GaN肖特基二极管,自下而上包括:阴极、重掺杂N型GaN衬底层、A l组分为2%的A l GaN层、A l组分为5%的A l GaN层、A l组分为10%的A l GaN层、电流...
  • 本发明涉及半导体器件与纳米真空电子技术领域,具体涉及一种纳米空气沟道二极管及其制备方法, 包括衬底以及层叠于其上的绝缘层;所述绝缘层上同层设置有发射电极和接收电极,其中发射电极环绕于接收电极外侧,且二者之间留有空隙;接收电极的顶端设有向发射...
  • 本申请涉及二极管芯片技术领域,尤其涉及一种双栅极界面电导调制的横向二极管芯片,包括沉底、P++区、N++区、钝化氧化层、栅极G2、栅极G1、隔离氧化层、金属电极;P++区、N++区均在沉底上由扩散的方法形成;钝化氧化层设于沉底上表面;栅极G...
  • 本申请提供一种小型化的二极管,包括:第一半导体层、I型半导体层、第二半导体层、电极层、介质层,介质层与第二半导体层位于电极层与I型半导体层之间;电极层中的第一电极位于第二半导体层背离第一半导体层的一侧,电极层中的场板位于介质层背离第一半导体...
  • 本申请涉及一种电容结构及其制造方法。该方法包括:在具有预设结构的基底表面交替制备电极层和电容介质层得到主体结构,且相邻的电极层所使用的电极材料不同、多个电极层所使用的电极材料包括至少两种;对多个电极层进行选择性刻蚀后,制备位于主体结构表面和...
  • 本申请提供一种堆叠电容及其制备方法、半导体器件。所述制备方法包括提供基层介电层;形成电容主体;电容主体包括堆叠的导电层及位于相邻两层导电层之间的间隔介电层;堆叠电容具有第一连接区、导电层叠区及第二连接区;奇数层导电层位于第一连接区及导电层叠...
  • 本申请涉及一种半导体阵列及其制作方法、三维存储器及电子设备,涉及集成电路领域。半导体阵列包括:选通电路层,包括多个晶体管,晶体管与其相邻的另一晶体管共用漏极;多个存储列,对应多个晶体管设置,存储列包括沿列方向设置的多个存储单元;多个第一选通...
  • 本发明提供一种差分磁存储单元,包括:轨道层,所述轨道层包括顺时针弯折区域和逆时针弯折区域,所述顺时针弯折区域和所述逆时针弯折区域采用串联或并联的方式电连接;第一磁隧道结,所述第一磁隧道结设置在所述顺时针弯折区域的拐角位置的第一表面;第二磁隧...
技术分类