Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 在一些实施例中,提供了一种半导体器件。半导体器件包括:互连结构,设置在衬底上方,其中,互连结构包括设置在介电层中的导电部件;第一钝化层,设置在互连结构上方;第二钝化层,设置在蚀刻停止层上方;多个孔和多个沟槽,从第二钝化层的上表面延伸至第二钝...
  • 本发明公开了一种SiC MOSFET器件和制造方法,器件包括:至少两个第一沟槽,位于N型漂移区内;至少两个第二沟槽,分别位于第一沟槽的底部;P型掺杂埋层,位于第二沟槽的正下方的N型漂移区内;N型载流子存储区;P阱区,位于两个第一沟槽之间的N...
  • 本申请属于功率器件技术领域,提供了一种沟槽栅碳化硅功率器件及其制备方法、芯片,通过设置十字形的沟槽栅极,并在沟槽栅极的十字交叉区域,设置P型深阱和P型重掺杂区的双层结构,并且第一方向沟槽栅极两侧为N型重掺杂区,第一方向沟槽栅极与P型重掺杂区...
  • 一体式场板结构的功率半导体器件及其制造方法,本发明涉及于功率半导体器件,为解决多层独立场板带来的制作工艺复杂,成本高的问题,本发明采用一体式单场板,配合第一阶梯状沟槽和第二阶梯状沟槽,有利于降低栅极与漏极间、栅极与源极间的电场尖峰,使电场分...
  • 本发明提供了一种P型氧化亚锡薄膜,其由Te含量为1‑10at%的Sn靶材经磁控溅射后封装并退火得到。本发明还提供了一种包括P型氧化亚锡薄膜薄膜晶体管和包括薄膜薄膜晶体管的反相器。同时,本发明还提供了所述薄膜晶体管和反相器的制备方法。
  • 本发明公开了一种零动态电阻退化的电势钳位碳化硅浮岛器件,包括N型掺杂半导体外延层、P型掺杂半导体阱和M个P型局域重掺杂半导体浮岛;P型掺杂半导体阱布设在N型掺杂半导体外延层顶部;M个P型局域重掺杂半导体浮岛从上至下等距布设在P型掺杂半导体阱...
  • 本申请提供了一种碳化硅功率器件及其制备方法、碳化硅MOSFET和碳化硅IGBT,涉及半导体技术领域,旨在综合提高碳化硅功率器件的动静态特性及可靠性。该碳化硅功率器件包括碳化硅衬底、外延漂移层、多个多边形元胞和多个扩展元胞。多边形元胞包括多边...
  • 本发明提供了一种SiC外延片及其制备方法。所述SiC外延片包括4H‑SiC衬底,以及在所述4H‑SiC衬底表面上依次层叠设置的第一缓冲层和第二缓冲层;所述4H‑SiC衬底靠近第一缓冲层的一侧表面上沿着<1‑100>方向设置有第一周期性台阶结...
  • 一种具有栅极防浪涌功能的功率MOS管,包括:衬底层;外延层,位于该衬底层的正面;MOS管主体,形成于该外延层上,具有沟道结构、源极结构和栅极结构;栅极保护结构,由栅内电阻、栅外电阻和栅保护齐纳管对组成;该栅内电阻,形成于该MOS管主体的栅极...
  • 本发明公开了一种基于磁控单向导通整流器件衍生的功率开关管,要解决的技术问题是改善功率开关管的部分参数,降低成本,本发明采用以下技术方案:一种基于磁控单向导通整流器件衍生的功率开关管,设有N型半导体硅片,所述N型半导体硅片沿Z轴方向分为三个区...
  • 本发明公开了半导体功率器件技术领域的一种碳化硅超结MOSFET器件,包括N型衬底、第一N型外延层、第二N型外延层和氧化物介质层,在N型衬底的下方设置漏电极; 第一N型外延层生长在N型衬底的上方,第一N型外延层的中央处掺杂形成P柱区,第一N型...
  • 本申请涉及一种半导体结构及其制备方法,包括:有源区;终端区,周向环绕有源区;终端区的衬底内包括扩展结,衬底上包括局部场氧化层、多晶硅场板;多晶硅场板位于局部场氧化层,以及靠近有源区一侧衬底的部分顶面上;金属层,包括位于有源区上的源极金属,及...
  • 本公开涉及半导体器件及其制造方法。本公开的实施例提供了一种半导体器件及其形成方法,该半导体器件包括在源极/漏极接触件和栅极结构之间的空气间隔件。空气间隔件的形成包括:在暴露的源极/漏极表面上形成蚀刻停止层;在蚀刻停止层上形成牺牲层;在硅层上...
  • 本公开涉及半导体器件结构及其形成方法。本公开的实施例提供一种半导体器件结构及其形成方法。该结构包括:栅极电极层,设置在半导体层之上;源极/漏极区域,邻近半导体层设置;层间电介质(ILD)层,设置在源极/漏极区域之上;导电特征,设置在源极/漏...
  • 本发明公开一种回滞性半导体器件、制备方法、存储器及类脑芯片,其包含衬底,以及衬底上的间隔栅、栅介质层、半导体有源层、源漏电极与栅电极。半导体有源层沿第一方向延伸,其两端接源漏电极,且包括被间隔栅垂直控制的沟道区和栅间隔区对应的半导体区;栅介...
  • 本发明涉及一种用于感内计算的范德华铁电异质结器及其制备方法和应用,所述器件包括栅控衬底、二维金属/半金属层、二维铁电绝缘铁电层、二维过渡金属硫族半导体化合物半导体层以及源漏电极,其中铁电层与半导体层的重叠区域形成可调的肖特基势垒,并可进一步...
  • 本申请属于功率器件技术领域,提供了一种沟槽碳化硅器件、芯片,通过在沟槽碳化硅器件的沟槽底部形成P型屏蔽区,在P型屏蔽区上形成凹形结构的栅氧化层,由栅氧化层与场氧化层形成包裹栅极多晶硅的封闭结构,并在栅氧化层的底部两侧分别形成第一隔离介质层和...
  • 本申请属于功率器件技术领域,提供了一种沟槽碳化硅器件、芯片,通过在沟槽碳化硅器件的沟槽底部形成P型屏蔽区,在P型屏蔽区上形成凹形结构的拐角保护层以及位于拐角保护层上的栅介质层,由栅介质层与场氧化层形成包裹栅极材料层的封闭结构,使得栅介质层的...
  • 本公开涉及半导体器件及其制造方法。半导体器件包括衬底、栅极电介质、隔离结构和栅极电极。栅极电介质设置在衬底上。隔离结构在衬底内。栅极电介质包括与隔离结构邻接的渐缩部分。栅极电极设置在栅极电介质和隔离结构上。栅极电介质的渐缩部分被栅极电极暴露...
  • 本发明公开了一种亚纳米沟长和亚纳米栅宽的异质结晶体管及制备方法,以单层 CVD 石墨烯和单层CVD二维材料构建PN 结异质结,亚1nm厚度的垂直 PN 结作为器件沟道,沟道长度等于异质结的厚度;栅极结构利用石墨烯和二维材料层的边缘作为栅电极...
技术分类