Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开了一种磷化铟高迁移率晶体管的复合势垒外延材料结构及其埋栅控制方法。由下而上依次包括半绝缘磷化铟衬底、缓冲层、沟道层、隔离层、掺杂层、里势垒层、埋栅停止层、表势垒层、InP腐蚀自停止层、帽层。其埋栅控制方法,先准备4英寸InP晶圆片...
  • 本发明提供一种改善超结功率器件IGSS失效的方法,涉及功率器件超结良率提升技术领域。包括:根据晶圆测试或晶圆接受测试结果,确认失效区域的失效参数为IGSS;对IGSS确定出多个失效原因;根据第一失效原因,确定对应的多个制定化方案,并执行多个...
  • 本申请公开了一种半导体结构、功率器件及半导体结构的制备方法,涉及半导体技术领域,该半导体结构的制备方法包括在衬底上形成外延层,在外延层的远离衬底的表面上形成硬掩模,硬掩模包括第一开槽,第一开槽暴露外延层的远离衬底的表面的至少部分,在第一开槽...
  • 本申请公开了一种SiC TVS器件的多级刻蚀终端结构及其制作方法,属于电磁脉冲防护器件领域,制作方法包括:在SiC TVS晶圆上基于介质(如氧化硅)或光刻胶的掩膜材质选用第一层光刻掩膜版制备第一级刻蚀掩膜图形;再对SiC材料干法刻蚀,形成第...
  • 本申请提出了一种半导体器件、有源层结构、制备方法及电子设备,涉及半导体器件领域。本申请提出的有源层结构包括第一氧化物半导体层、第二氧化物半导体层和第三氧化物半导体层。其中,第一氧化物半导体层材料的禁带宽度大于3.7eV,第三氧化物半导体层的...
  • 一种基于多栅极调控的3D集成短沟道IGZO薄膜晶体管及其制备方法,该晶体管包括衬底,衬底上至少设置有IGZO有源层、介质层、源极和漏极,IGZO有源层上设置有栅极堆叠结构,栅极堆叠结构中包括至少两个栅极,各个栅极独立或协同控制,实现多态输出...
  • 本发明提供一种半导体器件的制备工艺,涉及半导体技术领域。该半导体器件的制备工艺包括:主形成步:在衬底上形成基体结构,基体结构包括鳍部,鳍部、假栅部和外隔离墙;其中,鳍部包括自下而上交替堆叠的牺牲层和沟道层,且牺牲层的两端形成内墙空腔;沿远离...
  • 本发明提供了一种ONO介电介质栅极结构的SiC MOSFET芯片及制造方法,包括:N+衬底和N‑外延,在N‑外延内设有P‑well注入区、N+注入区、P+注入区;ONO栅极结构包括:依次堆叠设置的第一栅极氧化层、第一栅极SiN层、第二栅极氧...
  • 本发明提供了一种集成SCR的碳化硅MOSFET及其制作方法,涉及功率半导体器件技术领域,该器件在栅极与源极之间集成有由P+区、N型外延层、P型体区及N+源区构成的PNPN四层结构,其中P+区与源极金属欧姆接触。通过协同设计P+区与N+源区的...
  • 本发明公开了一种用于碳化硅VDMOS的复合JTE结构及制备防范,包括:N++衬底;N‑‑漂移层;JTE3区;JTE3保护环区在N‑‑漂移层上表面右端;源极P‑‑掺杂区在N‑‑漂移层上表面左端;JTE2区与JTE3区连接;JTE2台阶保护环;...
  • 本申请实施例提供一种半导体结构及其形成方法,所述半导体结构,包括:基底;漂移区,位于所述基底上;沟道层,位于所述漂移区内;阱区,位于所述基底上,且与所述漂移区的第一侧相邻;第一栅极结构,位于所述基底上,且横跨所述阱区和沟道层;源极掺杂层,位...
  • 本发明目的是提出一种用以表征功率半导体器件的方式,并依托于此表征方式具体提供一种功率半导体器件,通过在器件元胞内引入斜坡区使器件表面与平面形成一定角度。利用斜坡缩小器件版图上横向尺寸,从而在维持器件耐压的同时降低器件所占面积,进而优化器件比...
  • 本发明公开了一种纵向沟槽型MOSFET器件、制备方法及应用。该器件包括:外延结构,具有相背的第一面和第二面,包括沿从第二面指向第一面的方向依次层叠设置的漂移层、沟道层和源区层;第一凹槽,开设在外延结构第一面的源区内,槽底位于漂移层表面或内部...
  • 本申请涉及半导体技术领域,公开了一种横向功率半导体器件、芯片及电子设备,横向功率半导体器件包括衬底以及设置在衬底上方的第一源极、第一漏极、第一栅极、第二栅极、第一隔离层和第二隔离层;其中,第一源极、第一栅极、第二栅极以及第一漏极依次排列;第...
  • 本申请提及一种耗尽型场效应晶体管元胞结构及制备方法,该结构包括具有外延层的衬底,外延层表面延伸形成有耗尽沟道注入层在外延层内,外延层表面定义有中心区域及外围区域。外围区域下方延伸形成有阱区在耗尽沟道注入层中,耗尽沟道注入层及阱区的表面延伸形...
  • 本发明提供一种常关型场效应晶体管,包括:n型半导体层,其材料的禁带宽度>2.0eV;沟槽栅结构,包括从n型半导体层第1主面向内延伸的多个栅极沟槽,各栅极沟槽中包括栅电极以及对栅电极形成包围的栅介质层和栅顶介质层,栅电极包括p型导电的电极材料...
  • 本发明公开了一种复合沟道钝化介质的GaN高电子迁移率晶体管。该晶体管包括GaN HEMT完整外延结构、源极金属、漏极金属、复合沟道保护介质、栅极金属;所述的GaN HEMT完整外延结构包括:衬底、成核层及高阻缓冲层、沟道层和势垒层;所述复合...
  • 本公开涉及高电子迁移率晶体管和方法。一种HEMT结构包括外延堆,外延堆包括:沟道层,包括第一III‑V型半导体;和势垒层,按照外延方式在沟道层上生长并且包括第二III‑V型半导体。第一III‑V型半导体和第二III‑V型半导体使得沟道层和势...
  • 本公开提供得到高的耐压的氮化物半导体装置和氮化物半导体装置的制造方法。氮化物半导体装置具有:第一氮化物半导体层,包括沿着第一轴重叠的沟道层和阻挡层,并具有与所述第一轴垂直的第一面;以及第二氮化物半导体层和第三氮化物半导体层,使所述沟道层和所...
  • 提供了一种半导体器件,其包括:基板;沟道层,在基板上并且具有第一材料;阻挡层,位于沟道层上并且包括第二材料,第二材料具有与第一材料的能带隙不同的能带隙;栅电极,位于阻挡层上并且在第一方向上延伸;栅极半导体层,位于阻挡层和栅电极之间;源电极,...
技术分类