Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
  • 我要求购
  • 我要出售
官方微信客服

官方微信客服
官方微信客服

官方微信客服
最新专利技术
  • 一种高可靠沟槽型碳化硅场效应晶体管器件及其制备工艺
    一种高可靠沟槽型碳化硅场效应晶体管器件及其制备工艺_无锡新洁能股份有限公司_202511361986.X
    本发明涉及一种半导体器件，具体涉及一种高可靠沟槽型碳化硅场效应晶体管器件及其制备工艺，器件包括漏极金属及N型漏极，在N型漏极上设有N型外延层作为器件的漂移区，在N型外延层的上表面设有纵向沟槽，纵向沟槽内部设有绝缘介质，外围被P型阱区所包裹，...
    2025-12-30
  • 一种低压SGT器件终端结构及金属填充浅槽方法
    一种低压SGT器件终端结构及金属填充浅槽方法_上海萃锦半导体有限公司_202511352165.X
    本发明涉及半导体功率器件技术领域，具体涉及一种低压SGT器件终端结构及金属填充浅槽方法，该结构包括：元胞区域和终端区域，在所述终端区域中距离元胞区域最近的一个终端沟槽与所述元胞区域之间，设置有浅槽源桥结构，所述浅槽源桥结构包括深度小于终端沟...
    2025-12-30
  • 一种高可靠性多层栅极碳化硅VDMOS及其制备方法
    一种高可靠性多层栅极碳化硅VDMOS及其制备方法_中国电子科技集团公司第二十四研究所_202511278131.0
    本发明涉及半导体器件及其制造方法领域，特别涉及一种高可靠性多层栅极碳化硅VDMOS及其制备方法，所述高可靠性多层栅极碳化硅VDMOS包括：承载P+防护结构的VDMOS与P+防护结构；承载P+防护结构的VDMOS采用多层栅极，P+防护结构包括...
    2025-12-30
  • 屏蔽栅沟槽MOSFET及其制造方法
    屏蔽栅沟槽MOSFET及其制造方法_华虹半导体制造(无锡)有限公司_202511133890.8
    本发明提供一种屏蔽栅沟槽MOSFET及其制造方法。本申请公开了一种SGT‑MOSFET，其在漂移区内邻近沟槽侧壁的位置形成一个N型局部重掺杂区。该SGT‑MOSFET的制造方法通过三次沟槽刻蚀和一次杂质扩散工艺，在漂移区中段精确形成该局部重...
    2025-12-30
  • 一种降低SiC MOSFET转移特性曲线零温度系数电压的器件结构及其制备方法
    一种降低SiC MOSFET转移特性曲线零温度系数电压的器件结构及其制备方法_中国科学院上海微系统与信息技术研究所_202511090267.9
    本发明涉及一种降低SiC MOSFET转移特性曲线零温度系数电压的器件结构及其制备方法，所述器件结构依次包括衬底(1)、N‑漂移区(2)、电流扩展层(3)、jfet区(4)；所述N‑漂移区(2)上通过离子注入形成有pwell区(5)；所述p...
    2025-12-30
  • 一种抗辐照MOS晶体管版图结构及其制造方法
    一种抗辐照MOS晶体管版图结构及其制造方法_江苏万邦微电子有限公司_202511371347.1
    本申请公开了一种抗辐照MOS晶体管版图结构及其制造方法，包括半导体衬底，设置在其上的有源区和栅电极区，在有源区中沿栅电极区的长度方向依次设置有第一掺杂区、第二掺杂区和第三掺杂区，第一掺杂区和第三掺杂区为第一导电类型掺杂区，第二掺杂区为第二导...
    2025-12-30
  • 一种抗辐照MOS管、集成电路版图结构及制造方法
    一种抗辐照MOS管、集成电路版图结构及制造方法_江苏万邦微电子有限公司_202511371342.9
    本申请公开了一种抗辐照MOS管、集成电路版图结构及制造方法，包括半导体衬底和栅电极区，半导体衬底上设置有第一导电类型的有源区，栅电极区沿自身的长度方向铺设在有源区的上方，在有源区中沿栅电极区的长度方向依次设置有第一掺杂区、第二掺杂区和第三掺...
    2025-12-30
  • 基于3D CIPS材料的FeFET器件及其制造方法
    基于3D CIPS材料的FeFET器件及其制造方法_江苏扬贺扬微电子科技有限公司_202511309799.7
    本发明公开了基于3D CIPS材料的FeFET器件及其制造方法，涉及集成电路制造技术领域，本发明基于金属‑绝缘体‑金属电容器构建镍‑铜铟硫代磷酸盐‑镍电容结构，铜铟硫代磷酸盐作介质材料，无需高温退火，避免高温导致晶粒粗化，极化强度降低，氧空...
    2025-12-30
  • 一种P-N-I-N型负电容隧穿场效应晶体管
    一种P-N-I-N型负电容隧穿场效应晶体管_西安邮电大学_202511103512.5
    本发明涉及一种P‑N‑I‑N型负电容隧穿场效应晶体管，主要用于解决现有隧穿场效应晶体管的隧穿效率低，开态电流较小，而负电容晶体管对开态电流的提升幅度有限，亚阈值摆幅特性改善效果不显著的技术问题。本发明一种P‑N‑I‑N型负电容隧穿场效应晶体...
    2025-12-30
  • 功率半导体装置
    功率半导体装置_三星电子株式会社_202510526979.4
    一种功率半导体装置可包括：第一导电类型的基底；第一导电类型的漂移层，在基底上；第二导电类型的阱区域，在漂移层中并且延伸到漂移层的上表面中；第一导电类型的源极区域，在阱区域中并且延伸到阱区域的上表面中；绝缘衬垫，在漂移层上；栅极结构，在绝缘衬...
    2025-12-30
  • 半导体装置
    半导体装置_三星电子株式会社_202510135579.0
    一种半导体装置可以包括：下有源图案，在第一方向上延伸并且包括下沟道图案；上有源图案，在第二方向上与下有源图案间隔开，第二方向与第一方向相交，并且上有源图案在第一方向上延伸，其中，上有源图案包括上沟道图案；栅电极，围绕下沟道图案和上沟道图案，...
    2025-12-30
  • 一种半导体结构及功率集成电路
    一种半导体结构及功率集成电路_深圳平湖实验室_202511626199.3
    本公开提供一种半导体结构及功率集成电路，半导体结构的各层工艺与PGaN HEMT器件的各层工艺完全相同，通过将栅极和第一电极短接形成场效应整流二极管，该二极管具备良好的单向导电性和整流特性；利用第二电极、第一介质层和导电电极构成的金属‑绝缘...
    2025-12-30
  • 一种用于极端环境的P型栅增强型器件及其制备方法
    一种用于极端环境的P型栅增强型器件及其制备方法_西安电子科技大学芜湖研究院_202511314661.6
    本发明公开了一种用于极端环境的P型栅增强型器件及其制备方法，该器件包括衬底；中间功能层叠设在衬底上；势垒层叠设在中间功能层远离衬底的一侧，源极与势垒层表面接触；AlN间隔层叠设在势垒层远离中间功能层的一侧，漏极与AlN间隔层表面接触；P‑G...
    2025-12-30
  • 一种基于二维铁电半导体材料的新型器件结构
    一种基于二维铁电半导体材料的新型器件结构_北京理工大学_202511295425.4
    本发明公开了一种基于二维铁电半导体材料的新型器件结构，所述基于二维铁电半导体材料的新型器件结构包括背栅层；位于背栅层表面的第一绝缘层；位于第一绝缘层表面的控制栅级/浮栅；位于控制栅级/浮栅表面的第二绝缘层；位于第二绝缘层表面的铁电半导体层；...
    2025-12-30
  • 一种GaN HEMT器件及其制备方法
    一种GaN HEMT器件及其制备方法_华通芯电(上海)集成电路科技有限公司_202511290549.3
    一种GaN HEMT器件，包括衬底层，及依次层叠于衬底层上的成核层、缓冲层、沟道层、势垒层，所述势垒层为具有极化效应和压电效应的半导体材料，还包括：在势垒层上原位生长的介质层，所述介质层为绝缘体；在所述介质层上原位生长的p‑GaN层，所述p...
    2025-12-30
  • 一种GaN基HEMT器件结构及其制备方法
    一种GaN基HEMT器件结构及其制备方法_物元半导体技术(青岛)有限公司_202511252431.1
    本发明提供一种GaN基HEMT器件结构及其制备方法，本发明的GaN基HEMT器件结构包括：衬底；以及依次在所述衬底上层叠的成核层、缓冲层、沟道层、势垒层和介质层；源极和漏极相对位于所述势垒层表面的两侧；P‑GaN帽层位于所述势垒层表面且位于...
    2025-12-30
  • 双重图案光刻的制备方法、沟槽碳化硅器件以及芯片
    双重图案光刻的制备方法、沟槽碳化硅器件以及芯片_深圳方正微电子有限公司_202511692320.2
    本申请属于功率器件技术领域，提供了一种双重图案光刻的制备方法、沟槽碳化硅器件以及芯片，通过沟槽刻蚀掩膜定义沟槽区域，在沟槽刻蚀掩膜的覆盖下刻蚀形成深入至N型漂移区的栅极沟槽，并采用双重图案光刻工艺利用第一牺牲介质层和第二牺牲介质层分两次光刻...
    2025-12-30
  • 自对准图案化的制备方法、沟槽碳化硅器件以及芯片
    自对准图案化的制备方法、沟槽碳化硅器件以及芯片_深圳方正微电子有限公司_202511692205.5
    本申请属于功率器件技术领域，提供了一种自对准图案化的制备方法、沟槽碳化硅器件以及芯片，通过沟槽刻蚀掩膜定义沟槽区域，在沟槽刻蚀掩膜的覆盖下刻蚀形成深入至N型漂移区的栅极沟槽，并采用自对准图案化工艺利用第一自对准介质层在沟槽底部形成P型屏蔽区...
    2025-12-30
  • 自对准图案化的制备方法、沟槽碳化硅器件以及芯片
    自对准图案化的制备方法、沟槽碳化硅器件以及芯片_深圳方正微电子有限公司_202511691646.3
    本申请属于功率器件技术领域，提供了一种自对准图案化的制备方法、沟槽碳化硅器件以及芯片，通过沟槽刻蚀掩膜定义沟槽区域，在沟槽刻蚀掩膜的覆盖下刻蚀形成深入至N型漂移区的栅极沟槽，并采用自对准图案化工艺利用第一自对准介质层在沟槽底部形成P型屏蔽区...
    2025-12-30
  • 沟槽式金属栅MOSFET结构及其制备方法、芯片
    沟槽式金属栅MOSFET结构及其制备方法、芯片_深圳方正微电子有限公司_202511691534.8
    本申请属于功率器件技术领域，提供了一种沟槽式金属栅MOSFET结构及其制备方法、芯片，通过沟槽刻蚀掩膜定义沟槽区域，在沟槽刻蚀掩膜的覆盖下刻蚀形成深入至N型漂移区的栅极沟槽，并采用双重图案光刻工艺利用第一牺牲介质层和第二牺牲介质层分两次光刻...
    2025-12-30
首页 上一页 15 下一页
技术分类

专利交易买卖与高校科技成果转化平台

主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务

Copyright ©龙图腾网 版权所有  营业执照  | 皖ICP备12007331号-2 lotut.com 皖公网安备 34010402703815号 中华人民共和国增值电信业务经营许可证