Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 一种半导体结构及其形成方法,结构包括:基底,包括N型器件区和P型器件区;工作鳍部,凸立于P型器件区的基底;凸起部,凸立于N型器件区的基底,凸起部表面具有隔离层;沟道层,位于N型器件区中且覆盖隔离层;栅极结构,位于基底上且横跨工作鳍部和凸起部...
  • 本发明公开了一种抗单粒子效应的场效应晶体管器件及其制备方法。该场效应晶体管器件包括衬底层,氧化隔离层位于衬底层的一侧;在衬底层和氧化隔离层上方沿栅电极长度方向依次设置有源极区、沟道区和漏极区;源电极设置在源极区远离衬底层一侧,漏电极设置在漏...
  • 一种具有多层超结结构的碳化硅沟槽型MOSFET器件,属于功率半导体领域,可以应用于1200~1600V高压领域。通过在碳化硅MOSFET漂移区上方引入高掺的N型区域和高掺的P型区域,形成短超结结构,降低器件的电阻并且提高器件的反向阻断电压。...
  • 一种垂直沟道晶体管结构及其制备方法,方法包括:在衬底上形成若干相互分立的鳍形结构,所述鳍形结构包括由下至上依次堆叠的底层源漏层、沟道层和顶层源漏层;在所述鳍形结构内部、所述沟道层的侧壁面形成第一侧墙膜;至少在顶层源漏层的侧壁面形成第二侧墙膜...
  • 本申请涉及一种集成鳍式结构的元胞结构及其制备方法、SiC功率器件,结构包括:衬底;超结外延层,位于衬底的顶面上,包括两种导电类型不同的掺杂柱栅极结构,位于超结外延层远离衬底一侧,并沿第一方向延伸,沿第二方向间隔排列;第一鳍式结构,位于相邻栅...
  • 本申请公开了一种功率MOS器件及其制备方法,涉及功率器件技术领域,功率MOS器件包括:N型漂移层;P型区,设置于N型漂移层的两侧;N型缓冲层,设置于N型漂移层的背面;衬底,设置于N型缓冲层的背面;漏极,设置于衬底的背面;P型阱区,设置于N型...
  • 本发明公开了基于IGZO的具有自适应阈值的神经元晶体管器件及其制备方法,涉及自适应神经元器件技术领域,其技术方案要点是:本发明公开了一种在单晶体管上实现阈值自适应的神经元晶体管及其制备方法。所述神经元晶体管器件由下而上分别是栅极、栅介质层、...
  • 本申请涉及半导体器件技术领域,尤其提及一种半导体结构的制备方法及半导体结构,该制备方法包括:提供具有外延层的衬底;依次形成JFET层及第一类型掺杂层在外延层上,第一类型掺杂层的表面上定义有元胞区域及总线区域;自第一类型掺杂层的表面延伸形成第...
  • 本发明的实施例提供了一种半导体器件结构及其制备方法,涉及半导体技术领域。该半导体器件结构包括衬底、底部掺杂区、漂移区、第一掺杂区、第二掺杂区和若干个相互独立的第三掺杂区,第三掺杂区位于漂移区内并与第一掺杂区连接,通过灵活调整第三掺杂区在纵向...
  • 本发明公开一种半导体装置以及其制作方法,其中该半导体装置包括埋入式绝缘层、半导体层、隔离结构、凹陷、第一栅极结构以及第一源极/漏极掺杂区。半导体层与隔离结构设置在埋入式绝缘层上,且半导体层包括第一主动区被隔离结构围绕。凹陷设置在第一主动区中...
  • 本申请涉及一种终端结构及其制备方法、半导体器件、车辆,所述终端结构包括:第一导电类型的衬底,所述衬底具有至少一第二导电类型的场限环;在所述衬底内的所述场限环上,沿所述场限环的长度方向间隔设置有多个第二导电类型的阱区;通过在衬底内的场限环上,...
  • 本发明公开了基于界面调控的双极性欧姆接触方法、二维半导体晶体管及可重构驱动电路,涉及二维半导体电子器件与集成电路技术领域。该方法包括以下步骤:在衬底与二维半导体之间设置分立且不接触的两个浮栅层,同时在二维半导体沟道层与金属电极之间引入界面调...
  • 本公开涉及集成组合件和用于形成集成组合件的方法。一些实施例包含一种具有包括半导体材料的有源区的集成晶体管。所述有源区包含第一源极/漏极区、第二源极/漏极区以及在所述第一源极/漏极区与所述第二源极/漏极区之间的沟道区。导电门控结构可操作地接近...
  • 本发明涉及一种沟槽栅型碳化硅MOSFET栅级氧化层的制备方法,包括:在碳化硅衬底上刻蚀形成栅沟槽后上载至高温炉管中;在第一温度和氧化性气体的氛围中,对形成栅沟槽的碳化硅衬底进行第一次氧化层生长;对碳化硅衬底进行第二次氧化层沉积,在第二温度下...
  • 本申请提供一种金属栅制程中调节阈值电压的方法,包括:步骤一,提供一衬底,在衬底上依次形成第一TiN层和TiAl层;步骤二,使衬底离开真空环境,TiAl层与空气接触发生表面氧化;步骤三,在TiAl层上形成第二TiN层。在不改变TiAl层和Ti...
  • 本申请公开了一种半导体结构及其制备方法,涉及半导体技术领域。制备方法包括:于基底上形成伪栅极、刻蚀阻挡层和层间介质层,伪栅极的数量为多个且间隔设置,刻蚀阻挡层覆盖伪栅极的侧壁和顶表面,层间介质层覆盖刻蚀阻挡层,并填充相邻两伪栅极之间的沟槽;...
  • 本发明提供一种AlOxx P‑型偶极子MOS器件及其制备方法,包括自下而上设置的P型硅衬底、SiO22薄膜、HfO22薄膜、AlOxx薄膜、TiN薄膜以及W薄膜,且P型硅衬底的硅片背面沉积有Ni薄膜,在HfO22薄膜上沉积超薄AlOxx d...
  • 本申请涉及半导体制造技术领域,公开了一种沟槽型MOS器件中沟槽栅的制备方法,包括在形成沟槽的半导体衬底上,采用原子层沉积工艺共形沉积一层非晶态金属硅化物前驱体薄膜;随后,对所述前驱体薄膜进行两步连续的等离子体原位转换处理:首先,在含氧或含氮...
  • 一种半导体模块包括:绝缘体衬底;布置在绝缘体衬底处的第一金属化层;布置在第一金属化层的表面上的两个或更多个可控半导体元件,每个可控半导体元件包括栅极电极、第一负载电极和第二负载电极;栅极电极与第一负载电极之间的控制电流路径;第一负载电极与第...
  • 本申请公开了一种射频芯片、低噪声放大器、射频前端模组及电子设备,射频芯片包括器件区、金属层及连接结构,器件区设有多个功能晶体管,金属层叠置于器件区上。连接结构连接在器件区和金属层之间,连接结构用于将功能晶体管的第一极、第二极和第三极分别连接...
技术分类