Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开了一种栅氧制造方法,在进行氮化后退火过程中,在恒温步骤之前增加一步在纯氮气氛围中进行的纯氮处理步骤,有利于氮的固定,减少晶格缺陷;然后进行恒温步骤,并提高恒温步骤中的O2流量,从而在Si‑SiO2界面处新生长一层较厚的高质量氧化物...
  • 本发明属于微纳光电子器件制备技术领域,尤其涉及一种控制打印电极边界整齐的制备方法,包括:S1、将IGZO前驱体溶液旋涂至等离子处理后的SiO22/Si基底上,并通过热烘后退火的方式,制备带有IGZO有源层的SiO22/Si基底;S2、在所述...
  • 本发明提供一种半导体器件及其制备方法,半导体器件的制备方法包括以下步骤:在衬底上形成第一氧化层,并在所述第一氧化层表面注入氮元素;在所述第一氧化层上形成第二氧化层,所述第一氧化层和第二氧化层构成栅介质层。本发明通过在所述第一氧化层表面注入氮...
  • 提供了一种半导体器件。所述半导体器件包括:衬底;有源区域,所述有源区域设置在所述衬底上或设置在所述衬底中;栅极界面膜,所述栅极界面膜与所述有源区域接触;电介质膜结构,所述电介质膜结构设置在所述栅极界面膜上,并且包括金属硅氧化物;栅电极,所述...
  • 本公开的目的在于提供一种能够减轻由半导体芯片间产生的电感引起的寄生振荡的半导体装置。第一栅极图案(4)和第一源极图案(6)沿着绝缘基板(1)的第一边相互平行地形成为直线状。第二栅极图案(5)从绝缘基板(1)的第一边侧向与第一边相对的第二边侧...
  • 本发明公开了一种三维芯片堆叠结构及其形成方法。三维芯片堆叠结构包括:多个垂直堆叠的芯片颗粒,每个芯片颗粒包括有源电路区和围绕有源电路区的侧边,侧边具有相对于芯片颗粒的顶面或底面倾斜的非垂直侧壁;导电互联层,形成于各层芯片颗粒的非垂直侧壁上;...
  • 通过以下方式在互补FET(CFET)器件中形成源极/漏极(S/D)接触插塞:形成S/D开口,该S/D开口延伸穿过上部S/D区、穿过介于上部S/D区和下部S/D区之间的介电插塞、并且至下部S/D区中,然后利用导电材料填充S/D开口。介电插塞由...
  • 本发明提供一种半导体器件及其制造方法,半导体器件的制造方法包括以下步骤:在衬底的ESD器件区域形成N型漂移区和两个间隔设置的第一栅极结构,两个所述第一栅极结构之间暴露出所述N型漂移区;在所述N型漂移区中形成两个P型掺杂区,两个所述P型掺杂区...
  • 本发明提供一种半导体器件及其制造方法,半导体器件的制造方法包括以下步骤:在衬底中形成浅沟槽隔离结构;在与所述浅沟槽隔离结构相邻的栅极形成区域中,对所述衬底的表面进行刻蚀;对与所述栅极形成区域相邻的所述浅沟槽隔离结构进行部分刻蚀,以露出所述衬...
  • 本发明公开一种集成电路的制备方法,涉及集成电路技术领域;包括:预处理N型单晶硅衬底;淀积含CeO22等的SiO22‑Si33N44‑SiO22过渡层;低、高能量注入磷离子形成有源区;有源区表面依次淀积TiN屏障层、含纳米Cr等的TiMoV阻...
  • 提供了一种半导体器件及其制作方法。该半导体器件包括:包括第一区域和第二区域并具有第一导电类型的衬底;位于第一区域上、以第一节距间隔开的第一有源图案和第二有源图案;与第一有源图案和第二有源图案相交的第一栅极结构;第一外延图案,其在第一有源图案...
  • 本申请的实施例涉及集成电路及其形成方法。集成电路包括:包括时钟电路的第一组晶体管的第一单元区和沿第一边界与第一单元区相邻的第二单元区。第二单元区包括从衬底的前侧延伸到背侧的馈穿通孔,并且被配置为将前侧和背侧上的元件电耦接在一起。馈穿通孔包括...
  • 本发明公开了一种半导体装置和电子设备,半导体装置包括:半导体基体包括绝缘栅双极型晶体管区域和快恢复二极管区域,集电极层至少部分地位于绝缘栅双极型晶体管区域中;短路区位于快恢复二极管区域中;设定绝缘栅双极型晶体管区域的额定电流为I1,设定快恢...
  • 本公开提供了一种半导体器件,属于半导体技术领域。所述半导体器件包括:连接母线、第一焊盘、连接线、氮化物晶体管以及氮化物二极管;所述氮化物晶体管的栅极通过所述连接母线与所述氮化物二极管的阳极连接,所述氮化物二极管的阴极通过所述连接线与所述第一...
  • 一种半导体装置可包括:下有源图案,在第一方向上延伸并且包括下沟道图案和在下沟道图案的侧面上的下源极/漏极图案。所述半导体装置还可包括:上有源图案,在第二方向上与下有源图案间隔开并且包括上沟道图案和在上沟道图案的侧面上的上源极/漏极图案。所述...
  • 一种半导体器件包括:衬底,具有第一区域和第二区域;第一沟道层和第二沟道层,分别位于第一区域和第二区域上,第一栅电极位于第一沟道层上,第二栅电极位于第二沟道层上;第一源极/漏极区域和第二源极/漏极区域,分别位于第一栅电极的至少一侧和第二栅电极...
  • 本文提供了用于形成具有堆叠的半导体器件的集成电路的技术,所述堆叠的半导体器件的源极或漏极区域经由匹配的背侧连接耦合在一起。在示例中,FET(场效应晶体管)器件可形成于两个不同的衬底上且在其背侧处键合在一起,使得每一器件下方的背侧触点在键合界...
  • 提供一种半导体装置和一种该半导体装置的制造方法。在一个方面,半导体装置包括:第一晶体管,其中,第一晶体管包括以第一沟道长度堆叠在第一有源图案上的第一沟道图案、以及第一源极和漏极图案;以及第二晶体管,其中,第二晶体管包括以大于第一沟道长度的第...
  • 本申请实施例提供了一种半导体器件及其制备方法、集成电路、电子设备,涉及电子设备技术领域。半导体器件包括衬底、鳍结构、第一导电部、栅极和侧墙层。鳍结构设于衬底上,鳍结构包括沿第一方向间隔设置的多个子鳍;第一方向平行于衬底。第一导电部设于子鳍的...
  • 本申请提供一种芯片及其制备方法、电子设备,涉及半导体技术领域,从而避免第一垂直环栅晶体管受到金属边界效应的影响。该芯片包括衬底,设置在衬底上的第一晶体管和第二晶体管。第一晶体管和第二晶体管分别包括:设置于衬底上的沟道;分设于沟道两端的第一极...
技术分类