Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明提供一种半导体结构及其制备方法、晶圆。半导体结构具有第一器件区域和第二器件区域。半导体结构包括衬底、氮化镓器件及硅器件。氮化镓器件位于第一器件区域,具有设于衬底之上的第一外延结构层;第一外延结构层为氮化镓异质结外延结构;硅器件位于第二...
  • 本发明公开了一种分段式栅控达林顿晶体管器件结构及其制作方法,包括衬底P‑Sub;衬底P‑Sub中设有第一N‑Drift区;N‑Drift区上方设有第一NW区和第一至第二PW区;第一NW区中设有第一P+注入区和第一N+注入区;第一PW区从左至...
  • 本申请提供了一种半导体结构及其制备方法、存储器件及电子设备。该半导体结构的制备方法包括:提供一衬底;接着制作具有第一沟槽的介质结构,并在第一沟槽内制作牺牲结构、第一接触部和第二接触部;牺牲结构沿垂直于衬底方向延伸并与待形成沟道在衬底上的正投...
  • 一种方法包括:形成下半导体纳米结构和覆盖下半导体纳米结构的上半导体纳米结构;分别在下半导体纳米结构和上半导体纳米结构上形成上栅极电介质和下栅极电介质;分配定向自组装材料以在其中嵌入下半导体纳米结构和上半导体纳米结构;以及对定向自组装材料进行...
  • 一种方法,包括:在衬底上方形成器件层,器件层包括上部晶体管,该上部晶体管与下部晶体管垂直地堆叠;平坦化衬底,以暴露出下部晶体管的栅极电极和下部晶体管的源极/漏极区;以及实施定向自组装(DSA)工艺,以限定第一组分聚合物的嵌段和第二组分聚合物...
  • 本发明属于半导体集成电路封装技术领域,具体涉及一种FOW工艺防冲丝多层堆叠芯片及堆叠方法,包括基板、多个层叠设置的芯片和假片;所述假片覆盖在顶层芯片的上部,所述假片与顶层芯片之间设置有第二FOW胶膜,顶层芯片的二焊点与连接的键合丝包覆于第二...
  • 本申请涉及一种半导体器件及其制造方法,包括:衬底、第一介质层、第一栅极结构和第二介质层,其中,衬底内开设有栅极沟槽;第一介质层覆盖所述栅极沟槽的底部和侧壁中靠近栅极沟槽底部的一侧;第一栅极结构位于所述栅极沟槽的底部,且所述第一栅极结构与所述...
  • 本发明公开了一种半导体器件的制造方法及半导体器件结构,旨在解决现有技术中因湿法蚀刻导致填充空洞的问题。该方法包括:在形成有绝缘层的沟槽内,图形化多晶硅材料以形成凹陷的多晶硅层;在多晶硅层及绝缘层上沉积衬垫层;采用湿法工艺蚀刻衬垫层以拓宽沟槽...
  • 本发明公开一种钾插层金属性过渡金属硫族化物纳米阵列及其制备方法和应用。制备该钾插层金属性过渡金属硫族化物纳米阵列的方法包括:以过渡金属二硫化物与钾源化合物为原料,通过化学气相沉积在基底上形成一维钾插层金属性过渡金属硫族化物纳米阵列;其中所述...
  • 一种半导体结构及其形成方法,半导体结构包括:伪鳍部,凸立于第二区的衬底上;底部隔离层,位于第一区的衬底上;鳍部,凸立于第一区的底部隔离层上;栅极结构,栅极结构横跨鳍部和伪鳍部,栅极结构覆盖鳍部和伪鳍部的部分顶部和部分侧壁。本发明实施例中,栅...
  • 本发明涉及半导体技术领域,具体而言,涉及一种集成温度传感器的沟槽MOSFET及测试方法,主要包括了从下至上依次设置的金属层、掺杂衬底层和掺杂外延层,掺杂外延层的上部左侧设置有掺杂埋层、多晶硅栅层和第一二氧化硅层,掺杂外延层的上部中间设置有掺...
  • 一种改善反向恢复性能的中高压沟槽型场效应管,涉及功率半导体技术领域,反向恢复过程中反向恢复电流产生拖尾增加反向恢复时间以及该过程产生较大横向电流,在器件终端区域处容易产生电流聚集从而损害器件的问题,本发明通过在元胞区域内的第一导电型重掺杂衬...
  • 本申请公开了一种结型场效应管,包括:半导体层,包括外延层;沟槽,自半导体层的第一表面向内部延伸,所述沟槽的底部位于所述外延层中;阱区,位于沟槽的侧壁的外延层区域,所述阱区的底部高于所述沟槽的底部,所述阱区的其中一个侧壁暴露于所述沟槽中;栅掺...
  • 本申请涉及半导体领域中一种半导体器件,包括衬底;位于衬底上方的源漏区,以及位于源漏区之间的第一氧化物半导体,源漏区只与第一氧化物半导体侧面的一部分接触,其中第一氧化物半导体厚度大于源漏区的厚度,其中源漏区之间的沟道长度小于5μm;位于第一氧...
  • 本公开涉及半导体装置结构与其形成方法。此处公开具有底部绝缘的多栅极装置与其制作方法。例示性的底部通道绝缘结构包括第一绝缘层位于基板(如其延伸物)上,以及第二绝缘层位于第一绝缘层上。第一绝缘层具有第一组成与第一长度。第二绝缘层具有第二组成与第...
  • 本公开涉及薄膜晶体管及其制造方法和包括该薄膜晶体管的显示设备。本公开的实施方式提供了薄膜晶体管与该薄膜晶体管的制造方法。该薄膜晶体管包括籽晶层、与籽晶层交叠并且包括沟道部的有源层、以及与有源层的至少一部分交叠的栅极电极,其中,沟道部与籽晶层...
  • 本公开涉及晶体管和电子装置。晶体管包括:栅极电极;半导体层,与栅极电极重叠;源极电极和漏极电极,各自与半导体层的一部分重叠,其中,半导体层的沟道区包括:第一区和第三区;以及第二区,设置在第一区和第三区之间,并且第一区中的M‑O键的数量与第二...
  • 本发明的一个实施方式寻求提供一种薄膜晶体管和包括该薄膜晶体管的显示装置。该薄膜晶体管包括:有源层;在有源层上的耗尽控制层;以及与有源层间隔开并且至少部分地与有源层交叠的栅电极;其中,有源层包括:沟道部,该沟道部至少部分地与栅电极交叠;第一连...
  • 本申请实施例提供一种半导体器件及其制备方法、电子设备,涉及电子技术领域,用于降低半导体器件中容易出现栅极结构和源极、漏极出现短接的问题。半导体器件包括基底,以及设置于基底同一侧的源极、漏极、多个沟道层、栅极结构和内侧墙。多个沟道层位于源极和...
  • 本申请提供了一种半导体结构和半导体器件,该半导体结构包括:衬底;外延层,位于衬底的表面上;第一掺杂区,位于外延层中,第一掺杂区的掺杂类型与外延层的掺杂类型不同;第二掺杂区,位于第一掺杂区中,第二掺杂区的掺杂类型与第一掺杂区的掺杂类型不同,第...
技术分类