Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 一种半导体封装件包括具有连接端子的封装基底。连接端子包括第一DQ端子至第四DQ端子以及第一CA端子和第二CA端子。第一芯片堆叠件具有倒装安装并连接到第一DQ端子的第一半导体芯片和引线接合以连接到第四DQ端子的在第一半导体芯片上的第四半导体芯...
  • 提供用于在一个单个裸片下的混合线大小直径的系统及设备。例如,一种设备可包含存储器单元裸片、所述存储器单元裸片下方的多个信号垫以及所述存储器单元裸片下方的多个电源垫。耦合到所述多个信号垫中的相应一者的每一接合线具有第一线大小直径并且耦合到所述...
  • 本发明实施例公开一种半导体器件及其制备方法。该半导体器件包括:衬底,设置为第一导电类型且两侧均设置有第二导电类型结构、发射单元、电极层和沟槽;第二导电类型结构包括第一区域、短基区和第二区域;第二区域的离子浓度大于短基区的离子浓度且小于第一区...
  • 本发明提供一种IGBT器件及其制备方法,该IGBT器件包括半导体层、基区、沟槽栅结构、发射区、接触区、层间介质层、集电区、介电层及各电极,其中,半导体层包括元胞区和终端区;沟槽栅结构嵌于元胞区中半导体层上表层;基区位于元胞区上表层且边缘延伸...
  • 提供一种半导体装置,能够降低断开中的电压急剧变化时的电压相对时间的变化量。半导体部的第1面侧区域具有:第2导电类型的第2半导体层,与第1栅电极对置;以及第1导电类型的第3半导体层,与第1电极相接。半导体部的第2面侧区域具有:第2导电类型的第...
  • 本发明提供了一种击穿电压可调的防静电碳化硅IGBT及其制作方法,涉及功率半导体器件技术领域。包括在栅极与发射极之间集成有由N型多晶硅栅极与第一重掺杂P+区构成的异质结二极管、以及由N+发射区与P型体区构成的同质结二极管,二者反向串联形成静电...
  • 一种半导体装置包括:下层间绝缘层和其上的有源图案,其中,有源图案在第一水平方向上延伸并且在竖直方向上与下层间绝缘层的上表面间隔开;有源图案上的第一纳米片;在有源图案上在第一水平方向上与第一纳米片间隔开的第二纳米片;在第二水平方向上延伸并且环...
  • 本发明提供一种沟槽结构耗尽型MOSFET及其制造方法。所述制造方法包括:提供基底;在基底中形成第一导电类型的阱区;在基底中形成沟槽,沟槽贯穿阱区;在沟槽内淀积形成第二导电类型的反型层,反型层覆盖沟槽的内表面,第二导电类型和第一导电类型相反。...
  • 本发明提供一种自对准的多重式沟槽MOSFET及其制造方法。所述的制造方法,包括在衬底上形成外延层,在外延层内形成深阱区,在外延层的表面的深阱区内形成第一导电型重掺杂区。在外延层的表面上形成一图案化硬掩膜,以暴露出部分外延层。进行多次沟槽形成...
  • 一种半导体结构的形成方法,包括:基底和相邻沟道凸起结构围成第一凹槽,形成保形覆盖第一凹槽侧壁和底部的初始隔离层,以使初始隔离层中形成有第二凹槽;在第二凹槽中形成隔离鳍部。本发明实施例中,通过形成保形覆盖第一凹槽侧壁和底部的初始隔离层,以使第...
  • 本申请提供一种无结晶体管的优化方法,无结晶体管包括衬底、衬底上的埋氧层、埋氧层上的核层、核层上的壳层、壳层上的栅极、栅极两侧的源极和漏极,其中壳层的掺杂浓度小于核层的掺杂浓度,根据无结晶体管的类型可以为无结晶体管确定背偏的值,其中若无结晶体...
  • 本发明公开了一种高性能鳍式晶体管及其形成方法,该方法包括:在所述鳍式晶体管沟道下方形成第一离子掺杂阱区,以及沿所述鳍式晶体管沟道长度方向,在所述鳍式晶体管栅极两端边界位置形成第二离子掺杂阱区,使所述第一离子掺杂阱区和所述第二离子掺杂阱区包围...
  • 本申请实施例涉及半导体技术领域,公开一种晶体管器件结构及其制备方法、半导体器件结构。该制备方法包括提供碳化硅外延片;采用第一沉积工艺在碳化硅外延片上形成第一栅氧层并对其进行氮化退火处理;采用第二沉积工艺在第一栅氧层上形成第二栅氧层并对其进行...
  • 本发明公开一种分离式双栅极晶体管及其制造方法。制造方法包括:在衬底上生成第一鳍;从第一鳍部分移除牺牲层;在每一栅极金属层暴露的部分上依次生成第一栅极绝缘层、通道层及保护层;图像化以生成第二鳍;对第二鳍图像化以生成多个第一凹部及多个第二凹部;...
  • 本发明涉及一种具有嵌入式外延结构的半导体器件及其形成方法。所述具有嵌入式外延结构的半导体器件的形成方法包括如下步骤:形成基底,基底包括衬底,衬底内具有至少沿第一方向间隔排布的多个有源区以及位于有源区内的沟槽,有源区包括源漏区,沟槽位于源漏区...
  • 本发明提供了一种3.3kV高可靠多级沟槽超结碳化硅VDMOS及制备方法,所述方法包括:在碳化硅衬底上侧面外延生长,形成缓冲层;在缓冲层上侧面外延生长,形成漂移层;在漂移层上方形成阻挡层,刻蚀阻挡层形成通孔,离子注入,形成第一屏蔽层、形成第二...
  • 本发明提供一种HEMT器件及其制备方法,基于图案化的牺牲层至少在栅极结构与漏极结构之间形成一个与漏极结构接触的电子调节层,且电子调节层被配置为三五族化合物,该电子调节层可产生较高的供体状态界面密度以在电子调节层与势垒层的界面处形成更多的正电...
  • 本发明提供一种基于P型GaN栅极的增强型HEMT器件及制作方法,于P型GaN层中形成超晶格对插入层,超晶格对插入层包括交替层叠的第一子层和第二子层,第一子层和第二子层中的其中一层采用GaN层,另一层材质的禁带宽度大于3.4eV,通过设置超晶...
  • 本发明公开了一种高可靠性沟槽型功率器件的制备方法及器件,涉及半导体器件领域,制备方法包括:提供衬底,在衬底正面制备第一导电类型外延层;在第一导电类型外延层上旋涂第一光刻胶,利用复用光刻板制备基区掩膜,利用基区掩膜在第一导电类型外延层内制备得...
  • 本发明提供一种GaN基HEMT器件及制作方法,形成器件PGaN栅极的过程中,同步于有源区的隔离区域形成PGaN隔离环,通过形成PGaN隔离环耗尽其下方的2DEG,实现有源区的隔离,不需要额外增加步骤,节省一张Mask,降低成本,并且不会对器...
技术分类