Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开一种半导体元件及其制作方法,其中该制作半导体元件的方法为,首先形成一磁性隧穿结(magnetic tunneling junction, MTJ)于基底上的MRAM区域,然后形成一第一金属间介电层环绕MTJ,形成一图案化掩模于基底...
  • 本发明公开了一种真空纳米井嵌入式存储器件及其1 nm节点等效密度重构方法。所述存储器件形成于CMOS后端金属层中,其核心为一个由绝缘侧墙气密性包裹的真空纳米井。该器件具有超低功耗、高密度和高可靠性等优异特性,具体为写入电压≤0.45 V,单...
  • 本申请属于存储器件领域,具体涉及基于二维铁磁本征温控磁化特性的存储器件及制备方法,存储器件包括衬底、源电极、漏电极、栅电极、沟道层和栅极介电层,源电极、漏电极和栅电极设置于衬底上;沟道层设置于源电极和漏电极之间,沟道层包括二维铁磁材料薄片;...
  • 一种半导体装置包含元件区与源极垫。元件区包含多个晶体管,其中晶体管的任一者包含栅极介电层与在栅极介电层上的栅极存储器单元,且栅极存储器单元包含第一栅极层、电阻切换氧化层与第二栅极层。电阻切换氧化层在第一栅极层上。第二栅极层在电阻切换氧化层上...
  • 本公开技术公开了一种存储单元结构、半导体存储器件及它们的制造方法。在一个实施例中,半导体器件包括:沿第一水平方向延伸的下互连;沿垂直于第一水平方向的第二水平方向延伸的上互连;以及以柱状排列在下互连与上互连之间的存储单元结构,其中存储单元结构...
  • 一种半导体器件包括:有源图案,在第一水平方向上延伸并包括第一源极/漏极区、第二源极/漏极区以及在第一源极/漏极区和第二源极/漏极区之间的沟道区,第一源极/漏极区包括第一区域和第二区域,第二区域在沟道区和第一区域之间;金属半导体化合物层,在有...
  • 本发明涉及具有气隙电性隔离的电感器,揭露包括电感器的结构以及形成此类结构的方法。该结构包括包括多个第一密封腔体的半导体衬底,以及位于该半导体衬底上的后端工艺堆叠。各密封腔体包括气隙,且该后端工艺堆叠包括电感器,该电感器具有与该密封腔体重叠的...
  • 本申请提供一种提半导体结构,包括:第一基体,所述第一基体包括第一衬底以及位于所述第一衬底第一面的第一深沟槽电容;第二基体,所述第二基体包括第二衬底以及位于所述第二衬底第一面的第二深沟槽电容;以及所述第一基体的第一面和所述第二基体的第一面键合...
  • 本发明提供了一种铪基铁电电容器、其制备方法以及铁电存储器。铪基铁电电容器包括:衬底;第一电极和第二电极,第一电极设置在衬底上,第二电极设置在第一衬底上;铁电层,铁电层位于第一电极和第二电极之间;以及界面氧化层,界面氧化层位于选自如下中的至少...
  • 本发明提供一种台面型无铅化二极管芯片及制造工艺,涉及二极管技术领域。该台面型无铅化二极管芯片自下而上依次包括背面金属层、半导体晶圆和顶部金属层;其中,台面型无铅化二极管芯片的沟槽处依次附着薄膜钝化层和聚酰亚胺层。本发明的采用台面型设计,结构...
  • 本发明涉及一种高散热的垂直结构Ga22O33肖特基二极管及其制备方法,制备方法包括:S1.获取单晶氧化镓衬底,在单晶氧化镓衬底上制备高掺杂氧化镓层,在单晶氧化镓衬底上远离高掺杂氧化镓层的一面沉积肖特基接触金属层;S2.获取导热导电衬底,在导...
  • 本发明属于超宽禁带半导体技术领域,具体涉及功率二极管器件及其制备方法,本发明采用MXene作为肖特基阳极材料,利用其超高电导率显著降低串联电阻,从而提升器件在高频和大电流应用中的性能。同时,通过调控MXene的表面终端和元素组成,可实现其功...
  • 本发明提供一种IGBT器件及其制备方法,该IGBT器件包括衬底、叠层结构、第一和二沟槽结构、通道层、发射区、缓冲区、集电区、第一和二接触区、各栅极、发射极及集电极,其中,包括阱区、载流子存储层及基区的叠层结构位于衬底上表层;第一、二沟槽结构...
  • 本发明的实施方式涉及半导体装置及其制造方法。实施方式的半导体装置具备第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域、栅极电极、第二导电型的第四半导体区域、第二电极及第三电极。第二半导体区域设置在...
  • 在沟槽栅极型的半导体装置中,抑制相邻的沟槽之间被底部层遮挡的同时加深底部层。半导体装置具备:形成于半导体基板的第1主面的多个沟槽(51、52)、和形成于多个沟槽(51、52)内的绝缘膜(11b、12b、21b、72b)以及电极(11a、12...
  • 本发明提供一种RC‑IGBT及其制造方法,所述RC‑IGBT包括衬底,所述衬底包括IGBT区和FRD区,所述FRD区具有低掺杂浓度的阳极区,本发明提供的制造方法,在通过沉积导电材料并回刻导电材料以在IGBT区上方的接触孔内形成导电插塞之后,...
  • 本发明提供了一种屏蔽栅MOSFET及形成方法,包括:提供外延层,在外延层内形成屏蔽栅沟槽;在屏蔽栅沟槽的内壁形成ONO层,ONO层包括从屏蔽栅多晶硅的内壁开始依次堆叠设置的第一氧化层、氮化层和第二氧化层;在屏蔽栅沟槽的下部分形成屏蔽栅多晶硅...
  • 本申请实施例提供一种半导体器件的制备方法以及半导体器件,所述方法包括:提供衬底,在所述衬底一侧形成外延层,所述衬底与所述外延层的掺杂类型不同;对所述外延层进行掺杂处理,形成堆叠的体区、沟道区和栅极;所述栅极位于所述沟道区远离所述衬底的一侧;...
  • 本发明公开了一种基于湿法工艺顺序抑制VDMOS产品漏源漏电方法,解决了传统固定顺序工艺存在的清洗不彻底、栅氧损伤大及二次污染风险高等问题。该方法首先采用稀氢氟酸溶液对晶圆进行初次弱腐蚀,去除自然氧化层并松动表层聚合物;随后使用硫酸‑过氧化氢...
  • 本申请提供一种半导体器件及其形成方法和电子设备,能够有效优化了不同尺寸的栅极开口内功函数金属层的刻蚀工艺,提高半导体器件的电学性能与制程良率。形成半导体器件的方法包括:提供基体,基体上具有层间介电层,层间介电层的第一栅极开口与第二栅极开口的...
技术分类