Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请提供了一种宽禁带材料的沟槽型JFET器件及其制备方法。器件包括:元胞区沟槽;元胞区平台;多个过渡区沟槽;多个过渡区平台;源区,形成于元胞区平台的顶部;栅区,元胞区栅区形成于元胞区沟槽侧壁和底部的外延层中,过渡区栅区形成在过渡区沟槽侧壁...
  • 本申请提供了一种宽禁带材料的垂直JFET器件及其制备方法。器件包括:元胞区沟槽;元胞区平台;多个过渡区沟槽;多个过渡区平台;源区,形成于元胞区平台的顶部;栅区,元胞区栅区形成于元胞区沟槽侧壁和底部的外延层中,过渡区栅区形成在过渡区沟槽侧壁和...
  • 本申请实施例提供一种金属氧化物半导体元胞结构、功率芯片及制备方法,其中,金属氧化物半导体元胞结构,包括第一导电类型衬底、位于衬底上的第一导电类型外延层、形成于外延层中的第二导电类型有源区、形成于有源区中的第一导电类型的源极层;元胞结构还包括...
  • 在包括氧化物半导体膜的半导体装置中,提供一种包括电特性优良的晶体管的半导体装置。本发明是一种半导体装置,包括:第一导电膜;第一绝缘膜;氧化物半导体膜;第二导电膜;第二绝缘膜;第三导电膜;以及第四导电膜,其中氧化物半导体膜包括第一氧化物半导体...
  • 本发明涉及试剂盒技术领域,具体涉及一种基于湿法转移工艺的MoS2背栅场效应晶体管及其制备方法,晶体管由硅基衬底、SiO2绝缘层、MoS2导电沟道层和Ag源漏电极从下至上依次设置构成;通过化学气相沉积(CVD)法制备高质量单层MoS2薄膜,采...
  • 本申请涉及显示技术领域,特别是一种薄膜晶体管及驱动电路、显示面板、显示装置。薄膜晶体管通过在基底层厚度方向设置至少第2半导体层,并由栅极同时控制第2半导体层和第1半导体层,使得工作时在第2半导体层和第1半导体层形成上下两个导电沟道,在平面上...
  • 本申请公开了薄膜晶体管和包括该薄膜晶体管的显示设备。本公开的实施方式力图提供一种薄膜晶体管,该薄膜晶体管包括:有源层;栅电极,其设置在有源层上并且与有源层的至少一部分交叠;以及氢捕获层,其设置在栅电极上,其中,有源层包括:沟道部分;第一连接...
  • 提供了晶体管和晶体管的制造方法。晶体管包括:栅电极;半导体层,该半导体层定位在栅电极上;栅极绝缘层,该栅极绝缘层定位在栅电极与半导体层之间;电极层,该电极层包括在半导体层上彼此间隔开的源电极和漏电极;以及中间层,该中间层定位在半导体层与电极...
  • 本申请提供了一种金属‑氧化物半导体场效应晶体管及其制备方法,该方法中金属‑氧化物半导体场效应晶体管包括有源区和终端区,通过设置位于终端区的外延层中制备有第一场限环和第二场限环,且第二场限环中掺杂离子的掺杂浓度,大于第一场限环中掺杂离子的掺杂...
  • 本发明公开了半导体功率器件技术领域的一种具有浮空柱区的碳化硅超结MOSFET器件,包括N型衬底, N型衬底的上方形成有N型外延层,N型外延层的中央处形成有浮空P柱区, 浮空P柱区的上方形成栅极沟槽,栅极沟槽两侧分别形成N+源区和P‑body...
  • 本申请提供一种半导体器件及其制造方法,包括:氧化镓衬底,包括相对设置的第一表面和第二表面;氧化镓外延层,覆盖氧化镓衬底的第一表面;高阻型掺杂氧化镓层,位于氧化镓外延层上;沟槽,自高阻型掺杂氧化镓层的表面向内延伸部分深度,其中,高阻型掺杂氧化...
  • 本申请提供了一种半导体器件及其制备方法,半导体器件包括:衬底和外延层;多个源区结构,源区结构包括第一掺杂区、第二掺杂区和第三掺杂区,第二掺杂区包括用于形成复合中心的深能级杂质;JFET区位于外延层中,且位于任意相邻的两个源区结构之间,第二掺...
  • 本申请提供了一种半导体器件及其制备方法,半导体器件包括:基底包括衬底和外延层,外延层具有沿第一表面延伸至内部的凹槽;栅极结构部分栅极结构位于凹槽中;两个源区结构间隔的位于外延层中,且位于栅极结构在第一方向上的两侧,源区结构包括第一掺杂区和第...
  • 本申请提供了一种半导体结构和半导体器件,该半导体结构包括:依次叠置的衬底和外延层;至少两个在第一方向上间隔设置的第一掺杂区,位于外延层中,第一掺杂区与外延层的掺杂类型不同;其中一个第一掺杂区包括沿第一方向依次排布的第二掺杂区、第三掺杂区和第...
  • 本申请提供了一种半导体器件及其制备方法,半导体器件包括:基底包括衬底和外延层,外延层具有沿第一表面延伸至内部的多个凹槽;源区结构包括第一掺杂区、第二掺杂区和第三掺杂区,凹槽的底部至少与第一掺杂区接触,凹槽在第一方向上的侧壁与第一掺杂区接触,...
  • 本申请提供了一种半导体结构和半导体器件,该半导体结构包括:叠置的衬底和外延层;第一掺杂区,位于外延层中;第二掺杂区,位于第一掺杂区中,第二掺杂区的背离衬底的表面与第一掺杂区的背离衬底的表面齐平;第三掺杂区,位于第一掺杂区中,第三掺杂区背离衬...
  • 本申请提供了一种半导体结构和半导体结构的制备方法。该半导体结构包括衬底、外延层、沟槽栅极结构、掺杂结构、源极结构以及漏极结构,外延层位于衬底的一侧;沟槽栅极结构位于外延层内;掺杂结构位于外延层内,并且至少部分掺杂结构位于沟槽栅极结构和衬底之...
  • 本申请公开了一种半导体器件及其制备方法。该半导体器件包括:沟槽,沿第一表面延伸至外延层内部,第一表面为外延层背离衬底的一侧表面;源区,位于沟槽两侧外延层中,源区为对部分第一表面进行离子注入形成的区域;栅极,位于沟槽内,栅极包括沿第一方向分布...
  • 本申请涉及半导体技术领域,提供了一种沟槽型MOS器件及其制备方法,沟槽型MOS器件包括:衬底;外延层,包括设置于衬底之上的第一部分和设置于第一部分上的第二部分,第二部分包括层叠设置的多个子外延层,多个子外延层中的任意两个子外延层中,更靠近第...
  • 本申请涉及半导体技术领域,提供了一种沟槽型MOS器件及其制备方法,沟槽型MOS器件包括:衬底之上的第一外延层和多个第二外延层,更靠近第一外延层的第二外延层在第一方向上的宽度小于更远离第一外延层的第二外延层在第一方向上的宽度,第一方向垂直于衬...
技术分类