Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开了一种具有P型局域结构的超结MOS元胞结构及其制备方法,包括衬底、叠加于衬底之上的缓冲层、叠加于缓冲层之上的外延层、叠加于N柱上表面两侧阶梯区域的Pbody区以及位于N柱上表面、Pbody区上表面和N+区上表面部分区域之上的栅极结...
  • 本公开提供了一种半导体结构及其制造方法,半导体结构包括依次层叠设置的衬底、N+型氮化镓外延层、N‑型氮化镓外延层以及第一AlGaN层;P型氮化镓外延层,由第一AlGaN层远离衬底一侧的表面延伸至N‑型氮化镓外延层中;第二AlGaN层,位于第...
  • 本发明提供一种半导体器件的制造方法,在有源区的顶角处形成多级阶梯式结构,增加了有源区顶角处的表面面积,同时增加了器件隔离结构和有源区侧壁之间的距离,在后续原位生长栅氧化层时,避免器件隔离结构对栅氧化层的挤压,并改善栅氧化层的生长速率统一化及...
  • 一种半导体装置包含基板、漂移区、外围区、至少一第一保护环以及至少一第二保护环。漂移区位于基板上且具有第一导电特性。外围区位于漂移区上且具有第二导电特性。第一保护环位于漂移区上以及外围区的一侧且具有第二导电特性。第二保护环位于漂移区上以及外围...
  • 本发明公开了一种用于制造半导体衬底量子模拟器的原子级构筑方法,首先采用真空热蒸镀的方法,以可控的沉积速率在半导体衬底上沉积单个分布的金属原子,再利用扫描隧道显微镜(STM)的纵向操纵方法,通过精确调控针尖的拖动速度、隧道结偏压与隧穿电流,对...
  • 本公开提供一种非易失性存储单元、制备方法及操作方法,非易失性存储单元包括:Si/SiGe异质结构的外延层,包括依次层叠的SiGe缓冲层、Si量子阱层、SiGe势垒层以及Si盖层,Si量子阱层用作载流子通道,SiGe势垒层用作隧穿势垒,Si盖...
  • 本发明公开应用于SRAM存储器的浮栅晶体管结构及其制备方法,涉及浮栅晶体管技术领域,以解决现有技术中单个浮栅晶体管存储容量有限的问题。浮栅晶体管结构包括:半导体衬底;浮栅堆叠结构,设置在所述半导体衬底的部分区域上;控制栅堆叠结构,设置在所述...
  • 本发明公开一种氧化物薄膜晶体管及其制造方法,涉及半导体器件技术领域,以解决现有技术中的氧化物薄膜晶体管稳定性和可靠性较差的问题。氧化物薄膜晶体管包括:半导体衬底,半导体层设置在半导体衬底上,第一栅介质层设置在部分半导体层上,第一栅电极设置在...
  • 本申请提供了一种半导体器件和半导体工艺方法,涉及半导体工艺技术领域,以解决环栅场效应晶体管的内侧墙难以兼顾较低的寄生电容和对源漏层生长适当的选择性的问题。半导体器件,包括环栅器件,环栅器件包括内墙空腔,内墙空腔中至少设置有硅氧碳氮层和氮化硅...
  • 本发明涉及一种助力碳中和的SiC功率器件终端结构及其制备方法,终端结构包括:N型衬底、N型外延层、第一P型区域、若干第二P型区域和至少一个P型TOP区,其中,N型外延层位于N型衬底上;第一P型区域、若干第二P型区域和至少一个P型TOP区均从...
  • 本发明提供一种横向扩散金属氧化物半导体晶体管及其制造方法。该晶体管在漂移区上方设置由掺杂半导体层和第二导电类型抬升外延层构成的表面电场降低层。该结构通过引入P型反型掺杂降低表面电场,在不牺牲导通电阻的前提下显著提升击穿电压,拓宽了安全工作区...
  • 一种半导体结构及其形成方法,半导体结构包括:衬底,包括器件区和环绕器件区的保护区,器件区包括沿平行于衬底表面方向分布的体区和漂移区,漂移区位于相邻的体区之间,体区和漂移区内离子的导电类型相反,保护区包括第一保护区和第二保护区,第一保护区位于...
  • 一种半导体结构及半导体结构的形成方法,方法包括:提供衬底,所述衬底包括第一区;在第一区和与第一区相邻的衬底上形成初始栅极结构;在衬底上和初始栅极结构上形成第一掩膜结构,所述第一掩膜结构暴露出部分所述初始栅极结构表面;以所述第一掩膜结构为掩膜...
  • 本发明公开了一种半导体结构及其形成方法、电子设备,所述半导体结构包括衬底、位于所述衬底上的深P型阱以及第一深N型阱;所述深P型阱设置于所述衬底上的部分区域,所述第一深N型阱设置于所述衬底上的另一部分区域;所述深P型阱的纵向高度大于所述第一深...
  • 本发明涉及一种半导体功率器件及其制备方法,涉及半导体技术领域,在该半导体功率器件中,由于栅极沟槽的深度大于源区的深度,且小于阱区的深度,使得形成的第一栅极部的拐角处被阱区包围,降低了拐角处的最大电场强度,显著提升了器件可靠性,另外,此时第一...
  • 本申请涉及一种SiC MOSFET结构及其制备方法,包括:衬底,衬底内包括经由衬底的第一表面向衬底内延伸的第一类型阱区;阱区内包括沿第一方向间隔排列,并沿第二方向延伸的第二类型源区;第二类型掺杂柱,位于相邻源区之间的阱区内,并沿第三方向延伸...
  • 一种半导体器件及其制造方法,该器件包括:基底,其第一表面形成有源区和位于源区下方的体区;形成于基底的第一表面的第一沟槽和第二沟槽,第一沟槽和第二沟槽贯穿体区和源区;位于第一沟槽的第二侧壁的第二鳍状栅极和位于第二沟槽的第三侧壁的第三鳍状栅极,...
  • 一种半导体器件及其制造方法,该器件包括:基底,基底中形成有体区、源区和柱状掺杂区,柱状掺杂区的顶部低于体区的底部,柱状掺杂区至少包括第一柱状掺杂区;形成于基底的第一表面的第一沟槽和第二沟槽;包围第一沟槽底部的第一屏蔽区和包围第二沟槽底部的第...
  • 一种半导体器件及其制造方法,该器件包括:基底,基底的第一表面形成有第一源区和第一体区;至少一个沟槽,形成于基底的第一表面;鳍状栅极,位于沟槽一侧的侧壁;层间介电层,覆盖鳍状栅极且部分填充沟槽;第二源区,位于沟槽底部且连接鳍状栅极,第二体区,...
  • 一种半导体器件及其制造方法,该器件包括:基底,其第一表面形成有源区和位于源区下方的体区;形成于基底的第一表面的第一沟槽和第二沟槽,第一沟槽和第二沟槽贯穿体区和源区,第一沟槽和第二沟槽底部形成有屏蔽区;位于第一沟槽的第一侧壁的第一鳍状栅极和位...
技术分类