Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请提供了一种芯粒、芯片模组、电子设备和芯粒的制备方法。上述芯粒包括衬底、有源器件和无源器件。有源器件设置于衬底的第一侧,无源器件设置于衬底的第二侧,且有源器件在衬底的正投影与无源器件在衬底的正投影至少部分重合,从而减少两个器件占用的投影...
  • 本发明公开了一种散热型倒装芯片层叠封装结构,包括第一基板、第一倒装芯片、第二倒装芯片、第三倒装芯片、第四倒装芯片、第二基板、第一封装体和第二封装体;第一倒装芯片倒装设置在第一基板上并与第一基板电连接,第二倒装芯片和第三倒装芯片倒装叠加在第一...
  • 本发明公开一种耐高温高电压碳化硅智能功率模块器件及其制作方法,器件包括:提供散热通道和机械支撑的散热器;提供电路连接和机械支撑的DBC基板;位于DBC基板上的若干个依次排列的SiC MOS芯片;位于DBC基板上的若干功率端子;位于散热器上的...
  • 本申请实施例提供了一种栅极结构器件、芯片及相关设备,该栅极结构器件包括:衬底,以及设置在所述衬底上的栅极和半导体结构,且所述栅极覆盖在所述半导体结构远离所述衬底一侧的表面以及所述半导体结构在第一方向上两端的侧壁上,所述第一方向为所述栅极的延...
  • 本申请实施例提供了一种栅极结构器件、芯片及相关设备,该栅极结构器件包括:衬底,以及设置在衬底上的第一栅极结构,第一栅极结构包括栅极和沿第一方向并行设置的多个半导体结构,栅极沿第一方向延伸,每个半导体结构沿第二方向延伸;栅极覆盖在每个半导体结...
  • 本发明涉及用于高电子迁移率晶体管的欧姆接触,揭露包括用于高电子迁移率晶体管的欧姆接触的结构以及形成此类结构的方法。该结构包括位于衬底上的层堆叠以及包括欧姆接触的装置结构。该层堆叠包括多个半导体层,各半导体层包括化合物半导体材料。该欧姆接触包...
  • 本申请公开一种半导体器件,涉及功率半导体技术领域,能够保证耐压性能的同时提高器件的导通性能。半导体器件包括:半导体基板,半导体基板内设有多个沟槽;沟槽内设有控制栅和屏蔽栅,控制栅包括相互连接的第一子栅和第二子栅,第一子栅位于沟槽的下部区域,...
  • 本申请属于半导体技术领域,尤其涉及一种防止金属栅极Al扩散的方法:提供衬底,在所述衬底上形成栅极沟槽;在所述栅极沟槽中依次形成TiN功函数金属层、TiAl功函数层和石墨烯阻挡层;在所述石墨烯阻挡层上形成Al金属层,所述石墨烯阻挡层的晶格间距...
  • 本发明提供了一种介质层及减少介质层沉积电损伤的方法,属于半导体领域。该减少介质层沉积电损伤的方法包括提供一衬底。通入前驱体,在所述衬底的表面形成一层保护层,所述前驱体包括臭氧和硅烷。通入前驱体和偏压气体在所述保护层的表面形成主体层。本发明通...
  • 本申请公开了一种氮化镓外延结构及制备方法,氮化镓外延结构包括沿第一方向依次层叠的衬底层、成核层、应力调节层和外延层,成核层与应力调节层均包括第一元素;应力调节层包括多个沿第一方向堆叠的应力缓释层,其中至少一个应力缓释层包括多个沿第一方向堆叠...
  • 本申请提供一种外延结构及其制备方法和半导体器件,该外延结构,包括:从下至上依次堆叠在一起的衬底层、成核层、缓冲层、高阻层、沟道层、插入层、势垒层;其中,所述缓冲层包括从下至上依次堆叠在一起的第一超晶格结构层、第二超晶格结构层、第三超晶格结构...
  • 本申请公开了一种宽禁带半导体器件及其制备方法,可用于半导体领域,该器件包括:沿第一方向依次堆叠的超结区、屏蔽层以及开关区;超结区包括第一导电类型的第一外延层,以及沿第二方向间隔分布于第一外延层内的超结柱;超结柱为第二导电类型;屏蔽层包括第一...
  • 本发明提供一种高压超级结器件结构及其制造方法。该方法包括:提供具有第一P型柱的第一器件晶圆,将其正面平坦化后与一载体晶圆进行临时键合;对第一器件晶圆进行背面减薄以暴露出第一P型柱的背部;提供具有第二P型柱的第二器件晶圆;将减薄后的第一器件晶...
  • 提供能够提高特性的半导体装置。根据实施方式,半导体装置包括第1~第3电极、半导体构件、第1、第2绝缘构件。第2电极包括第1、第2电极部分。半导体构件包括第1半导体区域。第1半导体区域包括第1~第4部分区域。第1电极部分与第4部分区域相接。第...
  • 本发明公开了一种GaN图形化衬底的制备方法及GaN图形化衬底,可以将GaN层完全刻蚀但不刻蚀蓝宝石层,并可使刻蚀坑内侧面垂直度好,有利于GaN液相成核与自动分离。该制备方法包括以下步骤:对蓝宝石层进行激光刻蚀得到第一通孔;对第一通孔进行真空...
  • 本申请公开了一种超结器件的制造工艺,包括:提供成对的晶圆,所述晶圆包括衬底和形成在所述衬底上的外延层,所述外延层中形成有深沟槽结构,其中,成对的所述晶圆包括第一晶圆和第二晶圆;对所述第一晶圆和第二晶圆进行正面键合工艺,使得所述第一晶圆中的深...
  • 本发明公开了一种提升耗尽管性能一致性的方法。该方法包括:在半导体衬底上形成第一高压场板氧化物层;以此第一高压场板氧化物层作为注入阻挡层,进行耗尽管的掺杂注入以形成耗尽掺杂区;之后,在第一高压场板氧化物层上形成第二高压场板氧化物层;最后,对所...
  • 本发明公开了一种SONOS存储器件及其形成方法,该SONOS存储器件包括:衬底;所述衬底包括位于中部区域的第一衬底以及位于两端的第二衬底;位于所述第一衬底上的ONO介质层以及栅极;位于所述第二衬底中的源极以及漏极;所述源极、所述漏极分别位于...
  • 本发明公开了一种集成有/无接入区器件的同厚度无串扰二维浮栅结构,所述二维浮栅结构包括衬底层、位于衬底层上方的绝缘层、位于绝缘层上方的有接入区浮栅层及无接入区浮栅层,位于有接入区浮栅层及无接入区浮栅层上方的隧穿层;位于隧穿层上方的沟道层;位于...
  • 本发明公开了一种环栅晶体管及其制造方法,涉及半导体技术领域,用于使得环栅晶体管中顶层纳米结构具有满足工作要求的厚度,减少顶层纳米结构的界面态缺陷,提高环栅晶体管的良率。所述环栅晶体管包括:半导体基底,以及设置在半导体基底上的有源结构、栅堆叠...
技术分类