Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 提供半导体元件的制造方法和半导体元件。半导体元件的制造方法包含以下步骤:在氧化镓类化合物上形成含锡氧化物膜,对含锡氧化物膜照射紫外线激光,由此在氧化镓类化合物中掺杂锡,在照射紫外线激光后的含锡氧化物膜上形成金属电极。
  • 本公开涉及制造半导体器件的方法。一种半导体器件的制造方法包括制备具有上表面和下表面的半导体衬底;在上表面上形成具有多个开口的第一掩模,该第一掩模被划分为第一区域和第二区域;形成第二掩模,该第二掩模暴露布置在第一区域中的第一掩模的一部分并且覆...
  • 本发明公开了一种改善SGT功率器件漏电的工艺方法,属于半导体器件制造技术领域。其技术方案为:该方法首先提供带深沟槽的衬底,接着依次通过热氧化工艺和CVD成膜形成深沟槽保护层、HDP填充、HDP刻蚀等多步工艺,利用刻蚀的高选择比,形成底部较厚...
  • 本发明公开了一种沟槽栅半导体功率器件的制造方法,包括:在第一外延层上形成第一硬质掩膜层。对第一硬质掩膜层进行图形化刻蚀以将栅极沟槽的形成区域打开。对第一外延层进行刻蚀形成栅极沟槽。去除第一硬质掩膜层之后再进行第一次热氧化工艺以在栅极沟槽的内...
  • 本申请公开了一种半导体器件及其制备方法,制备方法包括:在衬底结构的第一表面形成第一区域和基区;在第一表面形成沟槽;沟槽至少贯穿第一区域和基区;在沟槽内形成第一栅极和应变层;第一栅极包括间隔设置的第一部分和第二部分,第一部分在第一侧壁上的垂直...
  • 本发明属于半导体功率器件技术领域,具体涉及一种非对称单沟道平面SiC MOSFET器件及制备方法。本发明的非对称单沟道平面SiC MOSFET器件及制备方法,在N+层次不需要保留小岛阻挡层,也不需要光刻版,将传统对称的双沟道元胞改为单沟道,...
  • 本申请公开了一种场效应晶体管的形成方法,包括:通过光刻工艺进行刻蚀,在第一介质层中形成第一凹槽且使所述凹槽所在区域的臂状栅极结构暴露,第一介质层形成于衬底上且覆盖形成于衬底上的臂状栅极结构,第一凹槽的深度和宽度的比值大于4;在第一凹槽的周侧...
  • 本发明公开了一种P型氧化碲薄膜场效应晶体管及其制备方法,所述晶体管具有底栅顶接触结构。其制备方法首先对硅/二氧化硅衬底进行清洁处理,再利用金属掩模版和电子束蒸发法沉积一层氧化碲薄膜作为半导体有源层,最后通过掩膜版在有源层上制备一层50nm左...
  • 本发明公开了一种半导体器件及其制备方法。本发明采用了闭合的栅极包围源极及源极相关的引/焊线区,或者,闭合的栅极包围漏极及漏极相关的引/焊线区,或者,闭合的栅极同时分别包围源极、漏极及其相关的引/焊线区,此方案可以在单颗芯片范围内实现源极和漏...
  • 本公开提供了一种晶体管及其制备方法。该晶体管包括:缓冲层、沟道层、势垒层和电极结构;沟道层和势垒层依次层叠在缓冲层上,势垒层开设有底部位于沟道层的第一凹槽,电极结构位于势垒层上且通过第一凹槽与沟道层连接;缓冲层朝向所述沟道层的一面具有多个第...
  • 本发明公开了一种双向集成的氮化镓基高电子迁移率晶体管及其制备方法。该晶体管包括依次层叠设置的衬底、成核层、缓冲层、势垒层和栅极;栅极包括交替设置的第一亚栅极区域和第二亚栅极区域;第一亚栅极区域在衬底上的正投影与势垒层的第一亚势垒区域在衬底上...
  • 本发明实施例提供了氮化镓功率器件及其制造方法。所述氮化镓功率器件包括:衬底;碳掺杂氮化镓层,位于所述衬底上,所述碳掺杂氮化镓层的碳掺杂浓度大于或等于5E+18atoms/cm33;高温氮化镓层,位于所述碳掺杂氮化镓层背离所述衬底的一侧;Al...
  • 本发明公开一种具有鳍状结构的中压晶体管及其制作方法,具有鳍状结构的中压晶体管包含一基底,一鳍状结构凸出于基底的一表面,一栅极结构横跨鳍状结构,一源极设置于栅极结构的一侧并且埋入于鳍状结构中,一漏极设置于栅极结构的另一侧并且埋入于鳍状结构中,...
  • 本公开涉及半导体器件及其制造方法。一种半导体器件,包括:衬底之上的栅极结构;衬底中的源极/漏极结构;以及源极/漏极结构之上的接触结构。源极/漏极结构包括:第一掺杂剂掺杂区,其在衬底中具有以第一掺杂剂浓度掺杂的第一掺杂剂;第二掺杂剂掺杂区,其...
  • 本发明提供一种p沟道GaN晶体管及其制备方法,其中的晶体管包括:衬底、依次形成在所述衬底上的缓冲层、电子沟道层、势垒层、空穴沟道层、空穴浓度提升层、第一p型半导体层、设置在所述第一p型半导体层上的漏极、源极以及栅极;其中,所述栅极穿过所述空...
  • 本公开提供了一种集成式功率器件及其制备方法,属于电力电子领域。该集成式功率器件包括:n型沟道层、势垒层、p型沟道层、n型层和栅电极;所述n型沟道层、所述势垒层和所述p型沟道层依次层叠,所述n型层和所述栅电极依次层叠在所述p型沟道层上,所述栅...
  • 本发明提供一种电场增强型屏蔽栅MOSFET及其制造方法。该MOSFET包括半导体衬底、外延层、以及形成于外延层中的沟槽。沟槽底部设置有屏蔽栅结构,上部设置有栅结构,二者之间由隔离介质层隔开。关键在于,在外延层内、且与沟槽侧壁相邻的位置,设置...
  • 本申请提供一种半导体功率器及其制备方法,半导体功率器包括半导体衬底层、漂移层、尾态区和掺杂区;漂移层位于半导体衬底层沿第一方向的一侧;阱区位于漂移层中;尾态区位于漂移层中且位于阱区朝向半导体衬底层的一侧、并与阱区连接;掺杂区位于尾态区沿第一...
  • 本发明提供一种半导体结构及其形成方法,其中,半导体结构包括:衬底,衬底包括相邻的隔断区和器件区;多个分立的鳍部,位于器件区的衬底上;隔离结构,位于衬底上,且覆盖鳍部的部分侧壁;栅极结构,位于隔离结构上,栅极结构横跨鳍部并覆盖鳍部的部分顶部和...
  • 一种半导体装置包括:第一区域,无源元件设置在第一区域中;第二区域,其与第一区域相邻,并且有源元件设置在第二区域中;下层间绝缘层,其位于第一区域和第二区域中;绝缘图案,其位于第二区域中并且位于下层间绝缘层的上表面上,绝缘图案在第一方向上延伸;...
技术分类