Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开了一种LDMOS器件及其制备方法,属于半导体技术领域。LDMOS器件包括第一场板和第二场板;第一场板插入漂移区并贯穿栅氧化层,第一场板包括第一PN结,第一PN结的PN结交界面高于漂移区表面,使得第一PN结在漂移区中仅包括第一类离子...
  • 一种半导体装置包括第一电极、具有第一半导体区域、第二半导体区域和第三半导体区域的衬底以及设置在衬底上的第二电极。该半导体装置具有导电体、绝缘体、设置在导电体周围的栅电极和栅极绝缘膜。栅极绝缘膜具有多条曲线。所述多条曲线包括具有第一曲率半径R...
  • 本发明公开了一种异质结Cascode器件的终端结构,第一JFET和第二MOSFET分别形成于位于有源区的接触面呈异质结的第一和第二外延层中,第一外延层的禁带宽度较大;终端结构形成于环绕在有源区周侧的终端区中。JFET终端结构和MOSFET终...
  • 本发明提供了一种芯片结构及具有其的车辆,芯片结构包括:集成电阻模块,集成电阻模块位于芯片的栅极区域,集成电阻模块的一端与栅极pad连接,集成电阻模块的另一端与栅极总线连接,集成电阻模块包括第一电阻结构、第二电阻结构和第三电阻结构,其中,一电...
  • 本发明提供了一种抗辐射功率器件及其制造方法,包括第一导电类型外延层、形成于第一导电类型外延层中的第一导电类型区域与第二导电类型区域、形成于第一导电类型外延层上的栅极结构与源极金属层;所述源极金属层与部分栅极结构的氧化层上形成有抗辐射层。本发...
  • 本发明提供一种屏蔽栅沟槽型功率半导体器件及其制备方法,属于功率半导体技术领域,包括第一栅极、源极电极和漏极电极,还包括:第二栅极,第二栅极连接外部电路控制单元;多晶电阻,连接于第一栅极和第二栅极之间;触发通道,连接于漏极电极和第一栅极之间,...
  • 本发明公开了一种场效应晶体管及其制备方法和2T0C DRAM单元,场效应晶体管包括依次设于衬底上的绝缘层和栅电极,依次设于栅电极上的栅介质薄膜和非晶氧化物半导体沟道薄膜,设于非晶氧化物半导体沟道薄膜两端上的源电极和漏电极,设于最顶层的钝化层...
  • 本公开提供一种多路复用器和电子设备。其中,多路复用器包括衬底基板,设置在衬底基板上的至少一个氧化物薄膜晶体管;氧化物薄膜晶体管包括设置在衬底基板上的第一栅极、第二栅极、有源层、源极和漏极;有源层设置在第一栅极背离衬底基板的一侧,且在有源层和...
  • 一种半导体结构及其形成方法,结构包括:衬底;沟道层结构,悬置于衬底上方,在纵向上,沟道层结构包括一个或多个间隔的沟道层;栅极结构,位于衬底上且横跨沟道层结构,栅极结构沿栅极结构延伸方向环绕沟道层;源漏掺杂层,位于栅极结构两侧的衬底上,在沟道...
  • 公开了一种薄膜晶体管、其制造方法以及包括其的显示装置。本公开的一个实施方式旨在提供一种薄膜晶体管及显示装置,其包括:有源层;有源层上的覆盖绝缘膜;覆盖绝缘膜上的第一覆盖层;以及与有源层间隔开且与有源层至少部分地交叠的栅极。其中,第一覆盖层覆...
  • 本申请涉及显示技术领域,并提供了一种薄膜晶体管及制备方法、阵列基板,薄膜晶体管包括衬底、第一源漏极、第一栅极、第一绝缘层、第二源漏极、半导体层和第二栅极,其中第一源漏极位于衬底的一侧;第一栅极位于第一源漏极背向衬底的一侧且与第一源漏极绝缘设...
  • 本发明公开了一种非易失性二维浮栅存储晶体管及其制备方法和应用,属于二维半导体材料技术领域。本发明提供的一种非易失性二维浮栅存储晶体管,包括依次设于衬底层上的二维半导体层、电极层、隧穿介电层、浮栅电极层、阻挡介电层和控制栅电极层;电极层包括源...
  • 本申请公开了一种半导体器件。半导体器件具有第一区域,半导体器件包括:衬底;外延层,设置于衬底在第一方向上的一侧,外延层背离衬底的一侧开设有沟槽,沟槽包括位于第一区域内的第一沟槽,第一沟槽沿第二方向延伸,第一方向与第二方向相交;电阻结构,设置...
  • 本发明公开了一种纵向导通常关型金刚石功率晶体管及其制备方法,涉及半导体功率器件技术领域。其包括以下结构:p型低阻金刚石单晶衬底;p型高阻金刚石漂移层一,位于p型低阻金刚石单晶衬底的上表面;p型低阻金刚石插入层,位于p型高阻金刚石漂移层一的上...
  • 本发明涉及半导体工艺与制造领域。本发明通过提供一种利用岛‑结纳米线生长调控制备单电子晶体管的方法,解决了现有单电子晶体管制备需要依赖高精度光刻和复杂的半导体加工工艺的不足,不仅实现了在纳米线生长过程中直接形成自局域化的“岛‑结”结构,使得岛...
  • 本发明涉及半导体技术领域,公开一种半导体器件及其制备方法。半导体器件,包括:衬底层;位于衬底层上的外延层,外延层包括终端区和包围终端区的划片道区;位于划片道区中且延伸至部分终端区中的掺杂区,掺杂区包括第一掺杂区和第二掺杂区;第一掺杂区和第二...
  • 本申请公开了一种半导体器件及其制备方法,半导体器件包括衬底、有源层、沟槽栅极、源极与保护结构,有源层设置于衬底沿厚度方向的一侧,有源层包括外延层、阱区与源区,沟槽栅极由外延层背离衬底的表面朝向衬底方向延伸形成,沟槽栅极至少贯通阱区;源极设置...
  • 本申请公开了一种半导体器件及其制备方法,半导体器件包括集电层、第一掺杂层、第二掺杂层、发射区、栅极与保护结构;发射区位于第二掺杂层内;栅极位于第二掺杂层背离集电层的一侧,栅极至少贯通第二掺杂层与部分第一掺杂层,栅极沿元胞宽度方向的两侧均设置...
  • 本发明公开了一种FDSOI NMOS源漏结构制造方法,包括:S1,采用现有技术制造FDSOI NMOS栅结构;S2,形成第一侧墙并修整其形貌,仅保留栅结构两侧的预设厚度的第一侧墙;S3,形成第二侧墙并修整其形貌,使其相邻第一侧墙位置的厚度与...
  • 本发明公开了一种FDSOI NMOS源漏结构及其制造方法,所述FDSOI NMOS源漏结构制造方法,包括以下步骤:S1,采用现有技术制造FDSOI NMOS栅结构;S2,形成第一侧墙并修整其形貌,仅保留栅结构两侧的预设厚度的第一侧墙;S3,...
技术分类