Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本公开涉及半导体技术领域,尤其是涉及一种半导体器件及其制造方法。半导体器件包括堆叠层、顶部选择栅极层,沟道结构和栅线隔离结构;顶部选择栅极层位于堆叠层上;沟道结构贯穿顶部选择栅极层和堆叠层;栅线隔离结构贯穿顶部选择栅极层和堆叠层;其中,顶部...
  • 根据一个实施方式,半导体装置具备:层叠膜,其在第一方向上交替地包含多个电极层和多个第一绝缘膜;以及板状部,其设置在所述层叠膜内,具有沿所述第一方向和与所述第一方向相交的第二方向延伸的板状的形状,设置在所述层叠膜的第一部分与第二部分之间。所述...
  • 本申请实施方式提供了一种半导体结构、半导体结构的制备方法、存储器以及存储器系统,其中,半导体结构包括:第一堆叠结构,包括交替层叠的第一绝缘层的第一绝缘部、和第二绝缘层;第一接触结构,包括:第一导电部,沿第一方向延伸于第二绝缘层中;以及第二导...
  • 提供能够提高半导体层的特性的半导体装置的制造方法。实施方式的半导体装置的制造方法具有:使用在一个末端具有烷氧基甲硅烷基或硅烷醇基、在另一个末端具有阳离子捕获性有机基团的化合物,对半导体层的表面进行修饰的工序;用含金属离子的溶液对修饰后的半导...
  • 一种半导体存储器装置包括在垂直方向上布置的多个导电层、连接到多个导电层的多个有源层、各自穿透多个有源层的多个通过栅极以及分别围绕多个通过栅极的侧壁的多个通过栅极绝缘层。
  • 实施方式提供一种半导体装置及其制造方法,其能够适当形成接触插塞。实施方式的半导体装置具备:第1及第2绝缘膜;第1积层膜,包含第2绝缘膜上的第1电极层与多个第2电极层;第3及第4绝缘膜,设置在第1积层膜上;及第2积层膜,包含第4绝缘膜上的第3...
  • 一种三维存储阵列及其制备方法、电子设备。该三维存储阵列包括第一存储单元阵列,其包括:沿竖直方向堆叠的多个存储单元,多条字线以及至少一条位线。每一存储单元包括在水平方向耦合晶体管和存储节点,且彼此并联连接,其中,竖直方向上的多个存储单元中的晶...
  • 一种铁电存储器、三维铁电存储器及三维铁电存储装置,该三维铁电存储器包括衬底;多个存储单元,设置在衬底上;第一字线、第二字线、第一位线、第二位线、第一晶体管以及第二晶体管位于所述多个存储单元上;每个存储单元包括:第一导线以及多个铁电电容;其中...
  • 本发明公开一种半导体结构及其制造方法。所述半导体结构包括基底、存储元件以及介电层。基底包括存储元件区以及围绕存储元件区的周边区。存储元件设置于存储元件区中的基底上。介电层设置于基底上、覆盖存储元件、在存储元件上具有一表面且包括环状部分。环状...
  • 本公开提供了一种包括兼容CMOS的电阻式随机存取存储器(RRAM)器件的装置。RRAM器件可包括底电极、包括至少一种过渡金属氧化物的开关氧化物器件、制造在所述开关氧化物器件上的通孔结构,以及制造在所述通孔结构内部以及在所述通孔结构顶表面上方...
  • 本申请提供一种芯片制备方法及四维芯片,涉及半导体技术领域,该方法包括:对按照芯片设计数据预先生成的第一晶圆进行集成化处理,得到复合三维增强芯粒;将多个复合三维增强芯粒集成在按照芯片设计数据预先生成的第二晶圆上,得到四维芯片,其中,四维芯片包...
  • 本申请涉及一种积层电感器及其制备方法,属于电子元件技术领域。本申请在第一基板上交替通过湿法印刷制备内电极图案和湿法印刷制备层间介质,来实现积层成型,经分切形成介电积层体,可有效避免介电积层体的内电极和瓷体因受力而造成的变形问题,大幅度提升内...
  • 本申请实施例提供一种半导体衬底结构、硅基电容器件及其制备方法、电子设备,该半导体衬底结构包括:衬底,所述衬底上设有低阻区域;图形化电极,形成于所述衬底的低阻区域,包括周期性排列的多个电极支柱单元,所述电极支柱单元的横截面为多边形,相邻两条侧...
  • 本申请涉及半导体技术领域,特别涉及一种半导体器件及其制备方法;器件可以包括衬底和位于衬底的至少一个沟槽电容组件,沟槽电容组件包括:位于衬底的导电区域;位于导电区域的至少两个依次相邻的沟槽,沟槽的侧壁为朝向导电区域凸出的弯曲面,相邻的两沟槽由...
  • 本申请提供一种堆叠电容及其制备方法、半导体器件。所述制备方法包括提供基层介电层;形成电容主体;电容主体包括堆叠的导电层及位于相邻两层导电层之间的间隔介电层;堆叠电容具有第一连接区、导电层叠区及第二连接区;奇数层导电层位于第一连接区及导电层叠...
  • 本发明提供了一种深沟槽电容及制备方法,包括:在衬底内形成深沟槽;在深沟槽的内壁形成第一电介质层;在深沟槽上部分第一电介质层表面形成第二电介质层,以缩小深沟槽的开口,第二电介质层还延伸至衬底上方的第一电介质层的表面;向深沟槽内填充多晶硅,多晶...
  • 本申请实施例提供的二极管、二极管的制作方法、芯片和电子设备,该二极管包括:衬底,衬底包括相对设置的阳极与阴极;至少一个阱区,设置在衬底的阳极侧;至少一个欧姆接触区,设置在衬底的阳极侧,且一个欧姆接触区与一个阱区接触,形成与阱区并联的等效电阻...
  • 本申请涉及半导体技术领域,本申请提供一种用于降低TMBS器件开关噪声的沟槽优化制造方法,其特征在于,包括:提供一半导体衬底,并在半导体衬底上形成一外延层;在所述外延层上形成沟槽,所述沟槽具有侧壁和底部;在所述沟槽的侧壁和底部形成梯度掺杂P型...
  • 本发明涉及一种结合肖特基接触的沟槽超势垒整流器元胞结构及制备方法,元胞结构包括:衬底层、外延层、P型体区、至少一个第一沟槽、第二沟槽、栅氧化层、多晶硅栅极、第三沟槽、若干N型区、肖特基接触金属、欧姆接触金属、正面金属和背面金属;P型体区位于...
  • 本发明属于半导体技术领域,公开了一种Tgate MOS耗尽屏蔽的碳化硅肖特基二极管制备方法及结构,方法包括在外延片表面形成沟槽区域,在沟槽内形成栅极结构,以及在外延层顶部形成场板介质层等步骤。本发明的方法无需高温离子注入和退火工艺,提高了器...
技术分类