Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本公开提供一种三维存储器元件,其包括堆叠结构、第一组通道结构与第二组通道结构、隔墙结构以及至少一个支撑结构。堆叠结构包括交替堆叠的多层导电层以及多层介电层。堆叠结构的顶表面平行于由第一方向与第二方向定义的平面。第一组通道结构与第二组通道结构...
  • 本发明提供一种SONOS存储器件及其制备方法,SONOS存储器件包括衬底层、源区、漏区、ONO结构和栅极,其中,ONO结构位于源区和漏区之间的衬底层上,ONO结构包括隧穿介质层、电荷存储层和阻挡层,在源区指向漏区的方向上,电荷存储层包括依次...
  • 本发明提供能够适当地制造的半导体存储装置。半导体存储装置具备:多个导电层,在层叠方向上层叠;多个存储单元,在层叠方向上排列,与多个导电层连接;第1接触电极,在层叠方向上延伸,与多个导电层中的一个导电层连接;以及第2接触电极,在层叠方向上延伸...
  • 提供良好地动作的半导体存储装置。其具备:基板;与基板分离的第一~第三层;与第一层~第三层相对的第一及第二半导体层;与第一层连接的第一电极;外周面被第一层包围且端部与第二层连接的第二电极;外周面被第一层及第二层包围且端部与第三层连接的第三电极...
  • 根据一实施方式,半导体装置具备积层膜,该积层膜在第1方向上交替地包含多个第1绝缘膜及多个电极层,且包含非阶梯部、及设置在所述非阶梯部的第2方向上的阶梯部。所述装置还具备包含设置在所述阶梯部内的第2绝缘膜的第1支柱部。所述积层膜包含在所述第1...
  • 本发明公开了一种半导体存储器的存储单元的栅极结构包括:第一介质隧穿层、第二介质存储层、第三缓变阻挡层、高介电常数层和金属栅。第一介质隧穿层形成于半导体衬底的表面上。第二介质存储层形成于第一介质隧穿层的顶部表面上。第三缓变阻挡层形成于第二介质...
  • 本发明的课题在于提高存储单元的动作特性。本发明的实施方式涉及一种半导体存储装置及半导体存储装置的制造方法。实施方式的半导体存储装置具备逐层交替地积层有多个导电层与多个绝缘层的积层体、及沿积层体的积层方向在积层体内延伸的柱,柱具有沿积层方向在...
  • 本公开提供一种抑制可靠性降低的半导体存储装置。本公开所涉及的半导体存储装置具备:半导体基板,包含作为源极区域或漏极区域的第一区域、和相对于第一区域在第一方向上分离且作为源极区域或漏极区域的第二区域;第一触头,连接于第一区域;第二触头,连接于...
  • 本发明的课题在于使寄生电容均衡。一实施方式的存储设备具备:多个第1导电体层,在第1方向上相互分离排列;第1部件,在与第1方向交叉的第2方向上延伸,且将多个第1导电体层分割成在与第1方向及第2方向交叉的第3方向上排列的第1部分及第2部分;多个...
  • 提供能高集成化的半导体存储装置。半导体存储装置具备:半导体衬底;及存储单元阵列层,在与半导体衬底的表面交叉的第1方向上分开设置。存储单元阵列层具备:第1及第2积层构造,在与第1方向交叉的第2方向上排列;及第3积层构造,设置在第1及第2积层构...
  • 实施方式提供能够恰当地构成阶梯构造的半导体存储装置。根据一个实施方式,提供一种具有层叠体、第一绝缘膜以及1个以上的第二绝缘膜的半导体存储装置。层叠体中,多个导电层隔着绝缘层被层叠。层叠体在平面视图中的长边方向的中央附近包含阶梯构造。第一绝缘...
  • 实施方式提供一种存储设备,其抑制制造成本。实施方式的存储设备包含衬底(W1)、第1电路层及第2电路层。衬底具有第1区域与第2区域。第2电路层包含:积层体,包含在第1区域内沿第2方向交替积层的第1绝缘体层及第1导电体层;多个第1柱,在第1区域...
  • 实施方式的半导体存储装置具备:第1积层膜,将多个第1导电层与多个第1绝缘层交替积层而成;第1芯绝缘膜,贯通第1积层膜;第2芯绝缘膜,设置在第1芯绝缘膜的周围;第3芯绝缘膜,设置在第2芯绝缘膜的周围;第1通道半导体膜,设置在第3芯绝缘膜的周围...
  • 实施方式提供易于实现高集成化的半导体存储装置。半导体存储装置具备:多个导电层,在层叠方向上层叠;半导体柱,在层叠方向上延伸且与多个导电层对置;电荷积蓄膜,设置在导电层与半导体柱之间;位线,相对于导电层设置在层叠方向的一侧且与半导体柱连接;以...
  • 实施方式提供一种构成要素的长度得到抑制的存储装置。一实施方式的存储装置包含第1半导体、第1柱、第1导电体、第1晶体管及第2导电体。第1半导体在第1方向上延伸。第1柱在与第1方向相交的第2方向上延伸,且与第1半导体相接。第1导电体与第1柱的第...
  • 本申请提供半导体结构及其形成方法,所述半导体结构包括:半导体衬底,所述半导体衬底表面依次形成有浮栅介质层和多晶硅浮栅层以及贯穿所述多晶硅浮栅层和浮栅介质层并延伸至所述半导体衬底中的隔离沟槽,所述隔离沟槽中形成有隔离结构,所述隔离结构的顶面高...
  • 本发明公开了一种纳米浮栅存储器及其制备方法和应用,该制备方法包括:将修饰有巯基封端的聚合物的无机纳米粒子墨水印刷到基底上,得到纳米浮栅和隧穿复合层;在纳米浮栅和隧穿复合层上原位生长二氧化硅保护层;对二氧化硅保护层进行表面改性;在表面改性后膜...
  • 本发明提供一种具有优良特性的半导体存储装置及其制造方法。半导体存储装置具备:多个第1导电层,排列在第1方向上,沿着与所述第1方向交叉的第2方向、以及与所述第1方向及所述第2方向交叉的第3方向延伸;以及存储器构造,沿着所述第1方向延伸,且包含...
  • 提供能够实现高集成化的半导体存储装置。半导体存储装置具备被贴合的第一芯片和第二芯片,第二芯片具备设置在半导体基板与第一芯片之间的第一布线层和第二布线层。第二布线层具备在第二方向上交替排列的多个字线电压供给线组和多个区块选择线组,多个字线电压...
  • 本发明提供一种半导体结构及其形成方法。半导体结构包括基板、设置在基板上的隧穿介电层、设置在隧穿介电层上的多个晶体管。每个晶体管包括依序设置在隧穿介电层上的浮栅极、栅极间介电层、与控制栅极。沿着第一方向的一剖面图中,控制栅极设置于浮栅极的两侧...
技术分类