Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明涉及一种LED电阻芯片制备方法,属于半导体的技术领域。本发明的LED电阻芯片制备方法在硅片表面进行N型掺杂磷源扩散后进行镀镍处理,经烧结后进行三次光刻操作,并且在三次光刻之间增加电极蒸镀、刻蚀、去胶等操作,最终获得LED电阻芯片。本发...
  • 本公开实施例提供了一种存储器系统封装结构及其制造方法。其中,所述存储器系统封装结构包括:至少一个存储器芯片模制组件、存储器控制器、包封所述存储器芯片模制组件及所述存储器控制器的塑封层、以及再布线层;其中,每个所述存储器芯片模制组件包括堆叠的...
  • 本公开提供了一种电路组件,包括:第一半导体元件、第二半导体元件和储能元件;其中,第一半导体元件和第二半导体元件布置成彼此电隔离;其中,第一半导体元件的第一端和第二半导体元件的第一端分别电连接到储能元件的一端。由于两个半导体元件被布置成电隔离...
  • 本申请提供一种存储芯片及其制备方法、存储器、电子设备,涉及存储领域,通过将板线驱动电路设置在第一芯片以外的第二芯片上,可以实现板线驱动电路与存储阵列在第一衬底上的正投影至少部分重合,从而提高存储器的AE,提高容量密度。该存储芯片包括第一芯片...
  • 本申请涉及一种基于贴酸铋(BFO)的高温自稳定铁电畴壁存储器及制备方法,存储器功能层为在[100]方向的0.2°斜切的[001]方向的钛酸锶(STO)衬底上依次沉积5 nm厚STO缓冲层、100 nm厚呈条纹畴结构的BFO薄膜及平面Pt电极...
  • 本申请实施例公开一种存储阵列及其制备方法、存储器、电子设备,涉及半导体技术领域。存储阵列包括铁电电容器。铁电电容器包括第一电极层、第二电极层、第一铁电层、第一电偶极子插层和电子注入插层。第二电极层与第一电极层相对设置。第一铁电层位于第一电极...
  • 本公开涉及包括半导体器件以及驱动半导体器件的方法。根据本公开实施例的一种半导体器件包括铁电存储器结构、控制晶体管和将控制晶体管与铁电存储器结构电连接的控制连接结构。铁电存储器结构包括开关栅极介电层、开关栅电极层以及第一存储电极层、铁电存储层...
  • 一种半导体器件及其制造方法、电子设备。半导体器件包括基底以及位于所述基底上的至少一个晶体管;所述至少一个晶体管包括第一极、第二极、铁电介质层以及沟道层,且所述沟道层与所述第一极、所述第二极以及所述铁电介质层均接触;所述铁电介质层具有第一拓扑...
  • 本发明提供了一种半导体器件及形成方法,包括:在衬底的表面依次形成耦合氧化层、浮栅层和氮化层;形成间隔的第一浅沟槽和第二浅沟槽,第二浅沟槽将衬底分为闪存区和逻辑区,第一浅沟槽位于闪存区;在第一浅沟槽内形成闪存结构;在第二浅沟槽内形成第三侧墙;...
  • 本申请涉及一种半导体存储器装置。该半导体存储器装置可以包括:存储块,包括多个页面;外围电路,被配置为通过将编程电压、通过电压和校准通过电压分别施加到多条字线来对存储块执行编程操作,该多条字线分别连接到多个页面;以及控制逻辑,被配置为在编程操...
  • 本发明涉及一种NAND存储器、外围结构和沟槽结构形成方法,NAND存储器,包括:存储阵列,对所述存储器阵列进行后端制程BEOL处理的金属结构,以及外围结构,其中,所述金属结构与所述外围结构上的接触结构相接触,所述接触结构为沟槽结构。本发明的...
  • 一种存储器结构及其形成方法,其中结构包括:衬底;若干沟道结构,沟道结构分立位于衬底上;浮栅结构,浮栅结构包围沟道结构;控制栅结构,控制栅结构包围浮栅结构;字线结构,字线结构包围沟道结构,且字线结构位于浮栅结构和控制栅结构上方。字线结构、浮栅...
  • 本发明提供一种快闪存储器及其制造方法。此方法包括:形成衬垫氧化物于基板上的阵列区与周边区中;进行阵列区衬垫氧化物刻蚀批次控制流程。阵列区衬垫氧化物刻蚀批次控制流程包括:测量在该阵列区中的衬垫氧化物的厚度;刻蚀在阵列区中的衬垫氧化物,直到厚度...
  • 本发明公开一种半导体结构及其制造方法,其中该半导体结构包括基底以及存储器元件。存储器元件设置于基底上,且包括浮置栅极、隧穿介电层、控制栅极结构、栅间氧化层、抹除栅极以及字线。浮置栅极设置于基底上。隧穿介电层设置于浮置栅极与基底之间。控制栅极...
  • 一种半导体结构及其形成方法,结构包括:基底;浮栅结构,位于基底上;介质层,覆盖浮栅结构的顶部和侧壁;补偿侧墙,覆盖浮栅结构两侧底角位置处的介质层侧壁;字线栅结构,分别位于浮栅结构两侧的基底上,字线栅结构分别覆盖浮栅结构侧壁的介质层和补偿侧墙...
  • 本发明提供一种半导体装置及半导体装置的制造方法,所述半导体装置能够确保窄间距的布线与通孔的耐压。实施方式的半导体装置具备:多个第1布线层,互相隔开规定距离而排列;多个气隙层,从第1布线层的高度位置突出,分别配置在多个第1布线层之间,沿着第1...
  • 实施方式提供一种能够提高集成效率的存储器器件。实施方式的存储器器件具备:第一基板、第二基板及多个布线层,在第一方向上依次分离地排列,这里,所述多个布线层各自在所述第一方向上相互分离地排列;存储柱,在第一方向上延伸,与多个布线层各自交叉的部分...
  • 提供了一种半导体装置。所述半导体装置包括具有第一侧的第一衬底层,装置形成在该第一侧之上。在半导体装置中,第一电介质结构形成在第一衬底层的其中定位所述装置的第一侧之上。第一电介质结构包括与第一衬底层的第一侧接触的底表面。第一电介质结构的底表面...
  • 本发明提供了一种半导体器件及其制备方法,衬底包括第一区和位于第一区外侧的第二区;电容结构位于衬底上,电容结构包括若干垂直于衬底的方向延伸的底电极,且底电极位于第一区上;第一支撑层位于底电极之间和底电极靠近第二区的一侧;第二支撑层至少位于底电...
  • 一种半导体存储器器件,包括:衬底;多个半导体图案,其在衬底上并且在垂直于衬底的上表面的第一方向上彼此间隔开;多个层间绝缘图案,其在第一方向上相邻的半导体图案之间;以及数据存储器件,其在多个半导体图案上,其中该多个半导体图案包括至少一个虚拟图...
技术分类