Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明实施例公开一种半导体器件及其制备方法。该半导体器件的制备方法包括提供衬底;在衬底的一侧形成第一外延层;在第一外延层远离衬底的一侧形成第一沟槽;在第一沟槽的底面和侧壁形成第二外延层;在第二外延层远离第一沟槽的一侧形成第三外延层;在第一外...
  • 本发明涉及半导体技术领域,具体而言,涉及一种半导体工艺方法及半导体器件。其中,方法包括:提供半导体结构,半导体结构包括衬底和位于衬底上方的叠层结构,叠层结构的外侧壁覆盖有第一电介质层,第一电介质层的外侧表面具有凹陷;沉积步,在第一电介质层的...
  • 本发明提供一种柔性薄膜晶体管及其制备方法,制备方法包括:对柔性基板进行预处理,以形成待用基板;通过丝网印刷于待用基板上涂布栅极电极,进行温度为120℃~150℃的第一固化处理;通过丝网印刷于栅极电极上涂布栅极介电层,进行温度为140℃~15...
  • 本申请提供了一种氮化镓HEMT器件的制造方法,包括以下步骤:提供外延结构;在所述外延结构上制备栅极;在所述栅极及外延结构表面,形成完全结晶态的极化增强钝化层;对全部或局部的所述极化增强钝化层进行表面氧化处理形成改性部,由此在相应区域调控二维...
  • 本申请涉及一种沟槽型功率器件及其制备方法,包括:提供衬底;衬底内包括沿平行于衬底的第一表面的第一方向交替排列的栅沟槽结构及源沟槽结构;栅沟槽结构包括位于栅沟槽内表面上的栅氧层,以及填充在剩余栅沟槽内的导电材料层;于第一表面上,形成位于导电材...
  • 本发明提供了一种半导体装置及其的制备方法、电子设备,属于半导体领域。该半导体装置的制备方法包括提供一半导体装置;采用干法刻蚀工艺对金属层进行刻蚀;采用湿法刻蚀工艺对金属层进行刻蚀;在所述金属层的表面、第一沟槽和第三沟槽的内壁和底部形成钝化层...
  • 本发明提供一种鳍式场效应晶体管及其形成方法,在外延层内形成第一开口,以形成台阶型外延层;继续刻蚀台阶型外延层,第一开口延伸至衬底内,并在外延层内形成第二开口;在第一开口内形成第一浅沟槽隔离结构,且第一浅沟槽隔离结构的顶表面与第二开口的底壁齐...
  • 本发明提供了一种高可靠分离平面栅碳化硅VDMOS及其制备方法,所述方法包括:在碳化硅衬底下侧面淀积金属,形成漏极金属层;在碳化硅衬底上侧面外延生长,形成漂移层;在漂移层上方形成阻挡层,刻蚀,离子注入,形成第一P型阱区、P+阱区、N型源区、低...
  • 本发明提供了一种3kV以上非对称高可靠超结碳化硅VDMOS及其制备方法,所述方法包括:在碳化硅衬底下侧面淀积金属,形成漏极金属层;在碳化硅衬底上侧面外延生长,形成第一漂移层;形成阻挡层,刻蚀,离子注入,形成P型区及N型区;去除阻挡层,外延生...
  • 本发明公开了一种提高刻蚀石墨烯量子点电输运特性的方法及器件结构,属于低温输运测试技术领域。其方法包括以下步骤:制作刻蚀石墨烯量子点器件;降温做初步电输运表征;经数次“样品电极接地保护‑升温至200K以上或室温‑重新降温‑电输运表征”循环处理...
  • 本申请涉及半导体技术领域,具体涉及一种外延结构及其制备方法和半导体器件,该外延结构,包括依次堆叠的衬底、成核层、缓冲层、高阻层、沟道层、插入层和势垒层;所述缓冲层包括堆叠在一起的至少两个子层;所述子层的铝平均摩尔含量为W平,在沿所述成核层至...
  • 本发明公开了一种半导体芯片,包括设置在衬底上的半导体叠层,半导体叠层设有功能区域,半导体叠层上设有保护结构,从俯视图上看,保护结构设置在功能区域的外围;保护结构包括至少两层金属层;每一层的金属层包含至少一段金属段;上层的金属层部分叠设在下层...
  • 本公开实施例提供了一种GaN功率器件,由下至上依次包括:衬底层、缓冲层、GaN沟道层、AlGaN势垒层、钝化层以及外延生长的GaN功率器件和温度传感器;在所述的温度传感器与GaN功率器件之间还设有中间隔离带。通过本公开实施例的方案,能够优化...
  • 本发明提供一种半导体器件及其制备方法,通过在势垒层中形成具有刻蚀选择比(一般刻蚀选择比比较高)的阻挡层,使其既具有势垒层的作用同时具有刻蚀停止层的作用,改变了现有的栅极材料层与势垒层之间由于栅极材料层很难刻蚀导致两者之间的刻蚀界面很难控制,...
  • 本发明实施例提供一种半导体器件及半导体器件的制作方法,涉及半导体技术领域。该半导体器件包括衬底;设置于衬底一侧的沟道层;设置于沟道层远离衬底一侧的势垒层;设置于势垒层远离衬底一侧的电极层,电极层包括控制极、第一极和第二极;设置于势垒层远离衬...
  • 本发明提供一种半导体器件及其制备方法,基于图案化的牺牲层在栅极结构与漏极结构之间形成至少一个电子调节层,且电子调节层被配置为三五族化合物,并靠近漏极结构及栅极结构的电子调节层与其均为非接触设置,电子调节层可产生较高的供体状态界面密度以在电子...
  • 本发明涉及一种具有双PN结场效应协同调控的抗辐照加固GaN HEMT,属于微电子技术领域。该器件针对现有GaN HEMT抗单粒子烧毁能力弱且加固结构牺牲电气性能的问题,通过在其势垒层中引入正向PN结以调制横向电场分布,降低漏极电场峰值,并在...
  • 本申请公开了一种带有GaN插入层的增强型HEMT器件、制备方法、芯片及设备,该器件包括:衬底层,依次位于衬底层上的过渡层、缓冲层、沟道层、势垒层;GaN插入层和Mg掺杂的p‑GaN层,依次位于势垒层上;隔离结构,位于增强型HEMT器件的侧壁...
  • 发明涉及氮化镓半导体技术领域,且公开了一种鳍形增强型GaN HEMT器件结构,包括若干个相互并列的鳍形结构,所述鳍形结构从下向上依次包括有衬底、缓冲层、氮化镓通道层以及铝镓氮势垒层;其中,所述衬底包括底层和鳍层,所述鳍层位于底层的竖直方向,...
  • 本发明公开了一种双界面层优化的铁电场效应晶体管FeFET及其制备方法,属于微纳电子学技术领域。本发明FeFET结构包括硅衬底、源、漏、栅叠层结构和栅金属电极,栅叠层结构包括优化的双界面层和铪锆氧铁电层,双界面层包括下层氧化硅界面层和上层氧化...
技术分类