买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉安徽大学申请的专利一种通过冗余行量化位线电压差的SRAM存内计算电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115472197B 。

龙图腾网通过国家知识产权局官网在2026-03-10发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202211124002.2，技术领域涉及：G11C11/413；该发明授权一种通过冗余行量化位线电压差的SRAM存内计算电路是由蔺智挺;徐小明;吴秀龙;彭春雨;赵强设计研发完成，并于2022-09-15向国家知识产权局提交的专利申请。

本一种通过冗余行量化位线电压差的SRAM存内计算电路在说明书摘要公布了：本发明公开了一种通过冗余行量化位线电压差的SRAM存内计算电路，包括行译码模块、预充电电路、时序控制电路、字线数据控制模块、冗余行控制电路与量化结果统计电路、SRAM存储阵列，时序控制电路分别与行译码模块、字线数据控制模块、预充电电路以及冗余行控制电路与量化结果统计电路连接；行译码模块与字线数据控制模块连接；SRAM存储阵列与字线数据控制模块、预充电电路以及冗余行控制电路与量化结果统计电路连接；SRAM存储阵列为N*N行的6TSRAM存储单元，具体包含两个冗余行和若干计算行。上述电路能有效减小阵列中由于字线脉宽畸变等因素引起的电压梯度变化对计算结果的影响，并减小面积消耗。

本发明授权一种通过冗余行量化位线电压差的SRAM存内计算电路在权利要求书中公布了：1.一种通过冗余行量化位线电压差的SRAM存内计算电路，其特征在于，所述电路包括行译码模块、预充电电路、时序控制电路、字线数据控制模块、冗余行控制电路与量化结果统计电路、SRAM存储阵列，其中： 所述时序控制电路分别与行译码模块、字线数据控制模块、预充电电路以及冗余行控制电路与量化结果统计电路连接； 所述时序控制电路用于产生各个功能模块所需的时钟信号； 所述行译码模块与字线数据控制模块连接,所述行译码模块用于对输入信号进行译码，其输出信号进而控制所述字线数据控制模块； 所述字线数据控制模块用于控制所述SRAM存储阵列中字线的开启或关断； 所述预充电电路用于对位线BL、BLB进行预充操作，即在进行计算前将位线BL、BLB充电至电源电压； 所述冗余行控制电路与量化结果统计电路用于控制冗余行的开启或关断，并对量化结果进行统计； 所述SRAM存储阵列与字线数据控制模块、预充电电路以及冗余行控制电路与量化结果统计电路连接； 所述SRAM存储阵列为N*N行的6TSRAM存储单元，具体包含两个冗余行和若干计算行，冗余行与计算行都包含多个6TSRAM存储单元；每一列中的位线BL与6TSRAM存储单元及冗余行单元左端相连，上端连接所述预充电电路，下端连接灵敏放大器SA左侧端口；每一列中的位线BLB与6TSRAM存储单元及冗余行单元右端相连，上端连接所述预充电电路，下端连接灵敏放大器SA右侧端口； 在进行计算之前，所述时序控制电路和预充电电路先将BL和BLB两条位线预充电至高电平；字线打开后，在由字线WL控制的64个6TSRAM存储单元中，若Q＝0、QB＝1，则位线BL对该6TSRAM存储单元放电；反之，若Q＝1、QB＝0，则位线BLB对该6TSRAM存储单元放电；其中，Q和QB为SRAM存储阵列中6T单元内存储的值； 放电结束后由位线底部的灵敏放大器SA比较两条位线BL和BLB电压的高低，并由所述冗余行控制电路与量化结果统计电路根据灵敏放大器SA的输出结果控制所述冗余行对电压较高的位线进行放电，直到灵敏放大器SA的输出结果翻转，即代表所述冗余行对位线电压差量化完成，再通过所述冗余行控制电路与量化结果统计电路来得到计算结果。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人安徽大学，其通讯地址为：230601 安徽省合肥市经济开发区九龙路111号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。