买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉电子科技大学申请的专利一种可控速度的高速比较器获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116346095B 。

龙图腾网通过国家知识产权局官网在2026-02-06发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310060447.7，技术领域涉及：H03K5/24；该发明授权一种可控速度的高速比较器是由唐鹤;周绍虎设计研发完成，并于2023-01-18向国家知识产权局提交的专利申请。

本一种可控速度的高速比较器在说明书摘要公布了：本发明属于模拟集成电路技术领域，具体涉及一种可调速度的高速比较器电路。本发明结构在传统锁存器的基础上增加了速度调节电路，从而使得比较器速度不再受到电源电压的限制，有效地提高了比较器的比较速度，于此同时，增加速度调节电路可以有效提高比较器的灵活性和复用性，使比较器可以满足不同速度要求的应用场景。本发明的目的是提供一种可调速度的高速比较器电路，适用于低电源电压场景下，高速模数转化的应用。

本发明授权一种可控速度的高速比较器在权利要求书中公布了：1.一种可控速度的高速比较器，其特征在于，包括反相时钟产生电路、带有速度调节功能的数据锁存电路和前置缓冲电路； 所述反相时钟产生电路的输入为外部CLK信号，输出为一个与外部CLK信号相位相反的信号，定义为CLK_N信号； 所述带有速度调节功能的数据锁存电路的输入端接外部CLK信号和CLK_N信号，用于调节高速比较器的比较速度，带有速度调节功能的数据锁存电路的输出端为高速比较器的输出端； 所述前置缓冲电路的输入端为高速比较器的输入端，同时前置缓冲电路还与带有速度调节功能的数据锁存电路相连，所述前置缓冲电路用于对高速比较器的输入端信号进行采集、缓冲及隔离； 所述反相时钟产生电路包含第一MOS管和第二MOS管；第一MOS管的栅极和第二MOS管的栅极均接外部CLK信号，第一MOS管的源极和衬底连接VSS电平；第一MOS管的漏极和第二MOS管的漏极相连，并且连接点为反相时钟产生电路的输出端，输出信号定义为CLK_N信号； 所述第二MOS管的源极和衬底相连并连接VDD电平； 所述第一MOS管为NMOS管，所述第二MOS管为PMOS管； 所述的带有速度调节功能的数据锁存电路包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关、第一电容、第二电容、第三电容、第四电容、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第九开关； 所述第一开关的第一连接端与所述第一电容的第一连接端相连，第一开关的第二连接端与所述第三开关的第一连接端相连并共同连接到所述第二电容的第一连接端； 所述第二开关的第一连接端与所述第一电容的第二连接端相连，第二开关的第二连接端与所述第四开关的第一连接端相连并共同连接到所述第二电容的第二连接端； 所述第三开关的第二连接端与第一偏置电压相连；所述第四开关的第二连接端与第二偏置电压相连； 所述第五开关的第一连接端与所述第三电容的第一连接端相连，第五开关的第二连接端与所述第七开关的第一连接端相连并共同连接到所述第四电容的第一连接端； 所述第六开关的第一连接端与所述第三电容的第二连接端相连，第六开关的第二连接端与所述第八开关的第一连接端相连并共同连接到所述第四电容的第二连接端； 所述第七开关的第二连接端与所述第二偏置电压相连；所述第八开关的第二连接端与所述第一偏置电压相连； 所述第一开关、所述第二开关、所述第五开关、所述第六开关均为时钟控制开关，由外部CLK信号控制开关的闭合和断开； 所述第三开关、所述第四开关、所述第七开关、所述第八开关均为时钟控制开关，由所述CLK_N信号控制开关的闭合和断开； 所述第一电容与所述第三电容的容值相等； 所述第二电容与所述第四电容的容值相等； 所述第三MOS管的栅极与所述第五开关的第一连接端及所述第三电容的第一连接端相连，所述第三MOS管的源极和衬底连接VSS电平，所述第三MOS管的漏极与所述第一开关的第一连接端、所述第一电容的第一连接端、所述第五MOS管的漏极相连、所述第九开关的第一连接端相连，并且连接点为高速比较器的正输出端OUTP； 所述第四MOS管的栅极与所述第二开关的第一连接端及所述第一电容的第二连接端相连，所述第四MOS管的源极和衬底连接VSS电平，所述第四MOS管的漏极与所述第六开关的第一连接端、所述第三电容的第二连接端、所述第六MOS管的漏极相连、所述第九开关的第二连接端相连，并且连接点为高速比较器的负输出端OUTN； 所述第五MOS管的栅极与高速比较器的负输出端OUTN相连，所述第五MOS管的源极和衬底连接VDD电平，所述第五MOS管的漏极与高速比较器的正输出端OUTP相连； 所述第六MOS管的栅极与高速比较器的正输出端OUTP相连，所述第六MOS管的源极和衬底连接VDD电平，所述第六MOS管的漏极与高速比较器的负输出端OUTN相连； 所述第九开关为时钟控制开关，由外部CLK信号控制开关的闭合和断开； 所述第三MOS管、第四MOS管为NMOS管，所述第五MOS管、第六MOS管为PMOS管； 所述的前置缓冲电路包括第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十开关、第十一开关； 所述第七MOS管的栅极接高速比较器的负输入端VINN，所述第七MOS管的衬底连接VSS电平，所述第七MOS管的源极与所述第八MOS管的源极连接到第九MOS管的漏极，所述第七MOS管漏极与第十MOS管源极相连，并共同连接到第十一开关的第一连接端； 所述第八MOS管的栅极接高速比较器的正输入端VINP，所述第八MOS管的衬底连接VSS电平，所述第八MOS管漏极与第十一MOS管源极相连，并共同连接到第十开关的第一连接端； 所述第十开关的第二连接端与带有速度调节功能的数据锁存电路中的第三MOS管的栅极相连； 所述第十一开关的第二连接端与带有速度调节功能的数据锁存电路中的第四MOS管的栅极相连； 所述第九MOS管的栅极与第三偏置电压相连，所述第九MOS管的衬底和源极连接VSS电平； 所述第十MOS管的栅极、漏极和衬底连接VDD电平； 所述第十一MOS管的栅极、漏极和衬底连接VDD电平； 所述第十开关和所述第十一开关为时钟控制开关，由外部CLK信号控制开关的闭合和断开； 所述第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管均为NMOS管。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人电子科技大学，其通讯地址为：611731 四川省成都市高新西区西源大道2006号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。