买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉福州大学申请的专利考虑最大时延优化的FPGA布线方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115293095B 。

龙图腾网通过国家知识产权局官网在2026-02-06发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202210870674.1，技术领域涉及：G06F30/394；该发明授权考虑最大时延优化的FPGA布线方法是由刘耿耿;陈正阳;郭文忠设计研发完成，并于2022-07-22向国家知识产权局提交的专利申请。

本考虑最大时延优化的FPGA布线方法在说明书摘要公布了：本发明涉及一种考虑最大时延优化的FPGA布线方法，包括以下步骤：步骤S1:采用布线驱动的布局优化算法，将电路设计划分为系统时延更小的分区;步骤S2:采用基于拉格朗日松弛方法的TDM比率初次分配方法，得到最优的TDM比率分配结果；步骤S3:基于实际约束条件的TDM比率合法化算法对TDM比率分配结果进行合法化操作；步骤S4:基于协商交换的最大时延优化算法,进一步减少TDM比率，缩小系统时延。本发明能有效提升多FPGA原型系统的可用性，提高布线效率。

本发明授权考虑最大时延优化的FPGA布线方法在权利要求书中公布了：1.一种考虑最大时延优化的FPGA布线方法，其特征在于，包括以下步骤： 步骤S1:采用布线驱动的布局优化算法，将电路设计划分为系统时延更小的分区； 步骤S2:采用基于拉格朗日松弛方法的TDM比率初次分配方法，得到最优的TDM比率分配结果； 步骤S3:基于实际约束条件的TDM比率合法化算法对TDM比率分配结果进行合法化操作； 步骤S4:基于协商交换的最大时延优化算法,减少TDM比率，缩小系统时延； 所述布线驱动的布局优化算法，具体为： 1为每个逻辑元素提供一个初始位置，并调整逻辑元素的面积； 2基于约束将逻辑元素打包到基本逻辑元素中； 3拥塞驱动的全局布局，为合法化提供全局布局结果； 4确定每个逻辑元素的确切位置； 5采用改进贪婪算法进行的详细布局； 所述步骤S2具体为： 步骤S21:根据约束条件将TDM分配问题建模为公式1，公式1如下所示： 其中，atsink是到达目标节点的系统时延，at和at分别是到达节点p和节点q的系统时延，x是第j条边上的TDM比率，p是第i个连接对上边的数目； 其中，公式1中的第二个约束条件展开后得到公式2，公式2如下所示： 步骤S22:对公式2中所示的约束进行松弛,对于每一个约束条件，引入一个非负的拉格朗日乘子变量； 步骤S23:基于拉格朗日松弛法求解约束优化问题，得到最优的TDM比率分配结果。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人福州大学，其通讯地址为：350108 福建省福州市闽侯县福州大学城乌龙江北大道2号福州大学；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。