买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉吉林大学申请的专利一种基于FPGA的多通道DMA实现方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN121029654B 。

龙图腾网通过国家知识产权局官网在2026-01-23发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202511563274.6，技术领域涉及：G06F13/28；该发明授权一种基于FPGA的多通道DMA实现方法是由王天翔;沈亮设计研发完成，并于2025-10-30向国家知识产权局提交的专利申请。

本一种基于FPGA的多通道DMA实现方法在说明书摘要公布了：本发明涉及大数据传输交互技术领域，具体公开了一种基于FPGA的多通道DMA实现方法，通过在数据传输路径上集成硬件加速单元，消除了不必要的数据搬运和CPU干预，智能调度器确保了高优先级通道的低延迟响应，同时通过加权公平队列算法保障了全部通道的公平带宽分配，最大化总吞吐量，将多次完成中断合并为一次，极大减少了CPU的中断响应和处理负担，简化了软件交互，释放了CPU资源以处理其余重要任务，采用单一高性能传输引擎为多通道服务，相比为每个通道实例化独立引擎的方案，节省了宝贵的FPGA逻辑资源，实现了高性能、低延迟的数据传输，大幅降低了数据处理延迟，增强了系统的灵活性、可扩展性和可维护性。

本发明授权一种基于FPGA的多通道DMA实现方法在权利要求书中公布了：1.一种基于FPGA的多通道DMA实现方法，其特征在于，包括如下步骤： 设计可重构描述符结构，在传统描述符基础上增加操作码、配置寄存器与状态寄存器字段，使DMA控制器能够识别并执行数据传输过程中的简单计算任务； 构建集成智能调度器的集中式传输引擎； 在DMA引擎的数据路径上集成硬件加速单元，描述符中的操作码在硬件加速单元中触发，数据在传输过程中同步进行加密、校验和格式转换的近数据计算，将硬件加速单元作为可旁路的模块，插入DMA控制器写数据或读数据路径中，将硬件加速单元设计为流水线结构，并采用统一的AXI4-Stream流接口，匹配高速数据流无缝集成，使用多路选择器受操作码译码结果控制，动态选择数据通路是直流传输还是流经指定的硬件加速单元，数据传输时，源数据先被送入由操作码选定的硬件加速单元进行处理，处理结果再被写入目标地址，在传输任务结束时，将硬件加速单元产生的结果自动写回当前描述符的状态寄存器字段； 由门铃寄存器进行描述符链的自动管理机制与中断聚合功能，在传输完成后自动更新状态并写入回描述符，在DMA控制器内部实现一个状态机，状态机自动管理描述符的获取、处理、状态回写及下一个描述符的加载，设置一个完成计数器与一个中断阈值寄存器，每完成一个描述符传输则计数器加一，当完成计数器的值达到预设的中断阈值时，DMA控制器向CPU发起一次中断，实现中断聚合，中断服务例程通过读取完成计数器的值来批量处理多个已完成的任务，大幅降低中断开销，设计门铃寄存器机制，软件在准备好描述符链表后，仅需写入通道号至该寄存器即可激活DMA传输； 寄存器配置总线进行动态重配置与性能监控，允许CPU在运行时调整各通道参数及调度策略，通过AXI4-Lite从接口为DMA控制器设计一个映射的寄存器文件，包含全局控制、通道专属和性能监控寄存器，软件在运行时可通过读写寄存器，动态修改各通道的优先级、权重和中断阈值，实现系统行为重配置，为每个通道集成性能监控计数器，实时记录其传输字节数和完成描述符数量指标，软件定期轮询性能监控计数器，分析系统带宽瓶颈和各通道流量状况，根据性能分析结果，软件动态调整调度参数，使DMA系统持续自我优化，适应变化的数据流特征。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人吉林大学，其通讯地址为：130100 吉林省长春市朝阳区前进大街2699号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。