买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉电子科技大学申请的专利一种针对FPGA云系统的无环低功率的硬件缺陷检测电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119125858B 。

龙图腾网通过国家知识产权局官网在2026-01-23发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411285257.6，技术领域涉及：G01R31/3185；该发明授权一种针对FPGA云系统的无环低功率的硬件缺陷检测电路是由汤涉;白智元;陈哲;王坚;程梓晗;李桓设计研发完成，并于2024-09-13向国家知识产权局提交的专利申请。

本一种针对FPGA云系统的无环低功率的硬件缺陷检测电路在说明书摘要公布了：该发明公开了一种针对FPGA云系统的无环低功率的硬件缺陷检测电路，涉及FPGA硬件安全领域。本发明针对FPGA云系统的无环低功率的硬件缺陷检测电路可以成功地躲避FPGA云系统的结构检测即，环型振荡器和高扇出节点和动态监控即，时实的功率和温度，对FPGA云系统中的硬件缺陷进行有效的检测。此外，由于本发明限制了检测电路在FPGA上的消耗的功率和产生的温度，所以检测电路对FPGA云系统没有损害。

本发明授权一种针对FPGA云系统的无环低功率的硬件缺陷检测电路在权利要求书中公布了：1.一种针对FPGA云系统的无环低功率的硬件缺陷检测电路，该电路包括：频率合成电路、基于树的传输电路和电压扰动电路； 所述频率合成电路包括：二分频电路、数字时钟管理模块、二输入与门；二分频电路频率为fclk的高频时钟信号Clk转化成一个频率为的高频振荡信号Clk_2d，输入给二输入与门的一个输入端口；数字时钟管理模块生成频率为fe的使能信号Enable输入给二输入与门的另一个输入端口；二输入与门用于将信号Clk_2d和信号Enable合成振荡信号Out1，二输入与门的输出端口为频率合成电路的输出端； 所述基于树的传输电路共有M个层级，每个层级中的逻辑元件的功能与缓冲器相同，即只是透明地传输前一层级元件的输出信号，且不改变前一层级信号的逻辑值；该电路遵守以下三个规则： 规则1：在任意的层级中，与任意一个逻辑元件相连的下一级元件数量不超过N个，即： 0FO{n[m,i]}≤N,1≤m≤M 其中，n[m,i]是第m层级的第i个元件；FO{n[m,i]}是元件n[m,i]的扇出值，扇出值为元件输出端所连接的元件个数； 规则2：在同一层级m中，低序元件所连接的下一层级元件数量不少于高序元件所连接的下一层级元件数量； 规则3：每个元件都尽可能与N个下一层级的元件相连； 所述电压扰动电路由多个D触发器组成，D触发器的数量为当前FPGA中空余D触发器的总数，基于树的传输电路的输出端口数量为Lm，每个输出端口都连接不超过N个D触发器； 采用上述电路的检测方法为： 基于树的传输电路第M层级的元件的输出信号Out2[M,i]的逻辑电平与信号Out1的逻辑电平相同，但存在一定的传输时延，1≤i≤LM，Lm表示层级m中元件数量；对于电压扰动电路中的D触发器来说，每当时钟信号Clk的上升沿到来时，它的输出信号Out3[j]的逻辑电平为Out2[M,i]的逻辑电平，1≤j≤Nt；因此，Out3[j]信号的周期为而且，它在半个周期内，逻辑电平以频率进行振荡；在振荡时，FPGA中电压瞬间下降；在保持静默的半个周期内，FPGA中电压保持稳定；通过这种方式，检测电路实现对FPGA云系统中硬件的频率-电压缺陷检测。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人电子科技大学，其通讯地址为：611731 四川省成都市高新区(西区)西源大道2006号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。