Document
拖动滑块完成拼图
个人中心

预订订单
商城订单
发布专利 发布成果 人才入驻 发布商标 发布需求

请提出您的宝贵建议,有机会获取IP积分或其他奖励

投诉建议

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 中国科学院微电子研究所谢元禄获国家专利权

中国科学院微电子研究所谢元禄获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉中国科学院微电子研究所申请的专利Verilog RTL代码加固方法及相关设备获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN114548003B

龙图腾网通过国家知识产权局官网在2026-01-20发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202210101854.3,技术领域涉及:G06F30/327;该发明授权Verilog RTL代码加固方法及相关设备是由谢元禄;张坤;呼红阳;霍长兴;习凯;季兰龙;卢年端设计研发完成,并于2022-01-27向国家知识产权局提交的专利申请。

Verilog RTL代码加固方法及相关设备在说明书摘要公布了:本发明公开了一种VerilogRTL代码加固方法及相关设备,涉及编程技术领域,主要为解决目前缺少一种适当的加固方式以使电路能够抵抗0、1错误翻转的问题。该方法包括:获取原始VerilogRTL代码文件的包含时序逻辑的时序逻辑代码段;对所述时序逻辑代码段进行格式标识,生成时序逻辑标识版本代码文件;在具有所述格式标识的代码段中确定触发器代码;为所述触发器代码增加冗余的组合逻辑投票电路代码,以对所述原始VerilogRTL代码进行加固。本发明用于VerilogRTL代码加固过程。

本发明授权Verilog RTL代码加固方法及相关设备在权利要求书中公布了:1.一种VerilogRTL代码加固方法,其特征在于,包括: 获取原始VerilogRTL代码文件的包含时序逻辑的时序逻辑代码段; 对所述时序逻辑代码段进行格式标识,生成时序逻辑标识版本代码文件; 在具有所述格式标识的代码段中确定触发器代码; 为所述触发器代码增加冗余的组合逻辑投票电路代码,以对所述原始VerilogRTL代码进行加固; 所述在具有所述格式标识的代码段中确定触发器代码,包括: 通过查询赋值符号在具有所述格式标识的代码段中确定触发器代码,所述触发器代码为所述赋值符号前的变量代码; 所述方法还包括: 基于确定的触发器代码生成所述原始VerilogRTL代码文件的触发器列表。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人中国科学院微电子研究所,其通讯地址为:100029 北京市朝阳区北土城西路3号;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。