买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉深圳大学申请的专利一种基于FPGA的波形发生电路及波形发生方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119165917B 。

龙图腾网通过国家知识产权局官网在2026-01-06发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411341453.0，技术领域涉及：G06F1/02；该发明授权一种基于FPGA的波形发生电路及波形发生方法是由罗秋明;雷焰明;吴坤忠;钟毅文;魏轩设计研发完成，并于2024-09-24向国家知识产权局提交的专利申请。

本一种基于FPGA的波形发生电路及波形发生方法在说明书摘要公布了：本申请公开了一种基于FPGA的波形发生电路及波形发生方法，涉及波形生成技术领域，该波形发生电路中包括现场可编程门阵列和数模转换芯片；在现场可编程门阵列中，通过内存访问模块访问内存以获取自定义波形对应的配置信息和数据信息；通过选择模块和控制模块依次根据配置信息和数据信息，生成选择信号和控制信号，以控制波形生成模块的输出，再通过波形生成模块根据数据信息输出自定义波形数字信号，最后通过数模转换芯片根据自定义波形数字信号，输出自定义波形；本申请使用FPGA替代专用硬件电路，降低了生产和开发成本，还可以通过修改内存中的配置信息，实现不同类型打印头波形的生成，更新换代简单。

本发明授权一种基于FPGA的波形发生电路及波形发生方法在权利要求书中公布了：1.一种基于FPGA的波形发生电路，其特征在于，包括：现场可编程门阵列和数模转换芯片；所述现场可编程门阵列中包括内存访问模块、选择模块、控制模块和波形生成模块； 所述内存访问模块，用于访问内存以获取自定义波形对应的配置信息和数据信息，并将所述配置信息和所述数据信息发送给所述选择模块、所述控制模块和所述波形生成模块；内存访问模块负责从内存中读入数据，先将数据存入块随机存取器，然后从块随机存取器中取出数据分配给其它模块使用；读块随机存取器的功能以状态机的形式描述，在状态机中，使用IDLE、READF、READD和WAIT分别表示空状态、读配置信息、读数据信息和等待状态；当读内存结束时，状态机由IDLE状态转移到READF状态；当读配置信息结束后，状态机由READF状态转移到READD状态；当读BRAM数据结束后，状态机由READD状态转移到WAIT状态；在WAIT状态下，若未读完所有的数据信息且通过mend信号判断一次波形生成结束，则状态转移到READD，继续下一次的打印；若读完所有的数据信息并且通过gen_end信号判断波形生成结束，状态转移到IDEL并通过将bend置为1，标志读BRAM结束；所述配置信息包括：时钟脉冲个数、波形输出次数和等待时间；所述数据信息包括选择模块数据信号、控制模块数据信号、描述当前需要生成的波形的波形数组、描述下降或上升沿端部的电压数组和描述下降沿、上升沿或水平波形持续时间的时间数组；其中，波形包括下降沿上升沿水平波形； 所述选择模块，用于根据所述内存访问模块的读内存结束信号、所述配置信息和所述数据信息，生成选择信号，以选择所述控制模块生成的控制信号； 所述控制模块，用于根据所述选择模块的选择信号、所述配置信息和所述数据信息，生成控制信号，以控制所述波形生成模块的输出； 所述波形生成模块，用于根据所述控制模块的控制信号和所述数据信息，输出自定义波形数字信号； 所述数模转换芯片，用于根据所述自定义波形数字信号，输出自定义波形； 开始工作时，所述内存访问模块将打印的数据从内存中读出并存入BRAM中，然后从BRAM中读出数据分别传输给所述选择模块、所述控制模块和所述波形生成模块； 所述内存访问模块每读完一次打印的数据，就通知所述选择模块产生波形，选择模块产生一次基础波形就会通知控制模块产生波形；当所述选择模块产生了配置信息中设置的LOOP次波形后，通知内存访问模块波形生成结束； 所述控制模块产生一次基础波形后就会通知所述波形生成模块产生波形，当所述控制模块产生了配置信息中设置的LOOP次后，通知所述内存访问模块继续读取下一次波形生成需要的数据；其中，控制模块产生的LOOP次波形需要在选择模块的等待时间结束前完成；波形生成模块接收到控制模块的通知后开始生成DAC需要的波形，但该波形需要在控制模块的等待时间结束前生成完成。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人深圳大学，其通讯地址为：518060 广东省深圳市南山区南海大道3688号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。